基于DE2的数字系统设计实验1.docVIP

基于DE2的数字系统设计实验 I组合逻辑部分 实验说明 DE2开发板 实验使用到的资源 (1)、FPGA芯片为altera cycloneII EP2C35F672C6 (2)、18个toggle switches拨动开关SW0---SW17，可作为输入，拨上为高电平，拨下为低电平。 (3)、4个debounced Pushbutton switches按键，所有按键采用了施密特触发防抖动功能，按下键输出低电平，释放时恢复高电平。 (4)、8个greenLEDs绿色LED灯，可作为输出。 (5)、18个red LEDS 红色LED，可作为输出。 (6)、8个7-segment displays7段管，HEX0---HEX7，低电平发光。 (7)、50Mhz时钟源，N2引脚上。 (8)、RUN/PROG switch for JTAG/AS Modes 拨动到RUN。 信号与管脚 在系统光盘中\DE2_lab_exercises\DE2_pin_assignments.csv，信号与管脚绑定。 信号名称 FPGA引脚 含义 KEY[0]--- KEY[3] 按键KEY0 ---KEY3 LEDG[0]---LEGD[7] 绿色LED,LEDG0---LEDG7 LEDR[0]---LEDR[17] 红色LED,LEDR0---LEDR17 SW[0]----SW[17] 拨动开关，SW0---SW17 HEX0---HEX7, 8个7段数码管,每个信号为【6:0】7位 CLOCK_50 50M时钟源 如果程序设计的输入、输出变量采用上述信号名称，那么在quartusII中Assignments---import assignments，加载DE2_pin_assignments.csv，系统就会自动绑定管脚，可在Assignments---Pins中查看绑定结果。 7段数码管 HEX0[6:0]---HEX7[6:0]，每个7段管信号对应数码管，6---0，低电平时发光，高电平不亮。 下载 经过管脚分配后，进行全编译，如果没有错误，则“tools”—“programmer”或点击，然后点击start，右上角进度条100%就ok了。 实验内容 （一）组合逻辑部分 多路复用器设计：将SW17-SW15作为选择输入s2s1s0，SW14-SW0,作为输入A,B,C,D,E，每路3位并将拨动开关连接到红色的LED上，以显示选择状态和每路数据状态；绿色LED,LEDG2—LEDG0作为输出M，显示结果。建立工程，编写代码，绑定管脚，下载到DE2板上，进行测试。 7段管显示设计：SW14—SW0,分成3位宽的5路信号，通过SW17—SW15进行选择，在一个7段数码管上显示 “H、E、L、O、空格（不亮）”中的某一字符。将此应用扩展到5个数码管,实现循环显示5个字符。 SW17---SW15与显示内容对应如下。 SW17 SW16 SW15 HEX4 HEX3 HEX2 HEX1 HEX0 0 0 0 H E L L O 0 0 1 E L L O H 0 1 0 L L O H E 0 1 1 L O H E L 1 0 0 O H E L L 然后将5个字符扩展到8个字符。对应关系如下 SW17 SW16 SW15 HEX7 HEX6 HEX5 HEX4 HEX3 HEX2 HEX1 HEX0 0 0 0 H E L L O 0 0 1 H E L L O 0 1 0 H E L L O 0 1 1 H E L L O 1 0 0 E L L O H 1 0 1 L L O H E 1 1 0 L O H E L 1 1 1 O H E L L 二进制与BCD码转化及显示：将SW17-SW0,18位二进制输入，输入任意序列，在8个7段管上显示他的十进制数。 8位二进制乘法：SW15—SW8,SW7—SW0作为两个无符号二进制数A、B，将其16进制数分别显示在HEX7—HEX6,HEX5—HEX4上，乘积16位显示在HEX3---HEX0。 （二）时序逻辑部分 1、D触发器应用：在DE2上显示两个16位数A、B，A在HEX7---HEX4上显示，B在HEX3---HEX0上显示。用SW15—SW0输入A、B，先输入A,后输入B，将A保存在电路中。用KEY0作为低电平有效的异步复位输入，KEY1作为时钟输入（按下一次将A输入，在按下一次输入B）。编写verilog代码，完成上述功能。 2、计数器设计：在DE2平台上，HEX2-HEX0上实现0-999的连续循环显示，每秒钟刷新一次，时钟采用系统提供50M时钟。SW1作为Enab