利用 MAX II CPLD 实现 NAND 闪存接口.PDFVIP

利用 MAX II CPLD 实现 NAND 闪存接口 2007 年 12 月， 1.0 版 应用笔记 500 引言 本文档详细介绍怎样在 Altera® MAX® II CPLD 中实现NAND 闪存接 口。本设计可以采用Samsung 或者 AMD NAND 闪存来实现。 闪存 闪存是非易失半导体存储器，可以编程并能够重新编程。它将信息存储在 单元阵列中，每个单元存储一个比特的信息。单元采用了双逻辑门结构， 控制逻辑门和 MOSFET 硅基底之间是浮动逻辑门。采用了二氧化硅绝缘 体来隔离浮动逻辑门。这就是闪存的基本存储机制。 NOR 闪存和NAND 闪存是两种类型的闪存。NOR 闪存支持随机访问， 而 NAND 闪存是顺序访问器件。这两类闪存的接口有很大不同。NOR 闪存采用了专用地址线和数据线，而NAND 闪存没有专用地址线。 和 NOR 相比， NAND 有明显的优势，例如，由于采用了较小的单元面 积，后者的单位比特成本更低，容量更大，更稳定，而且容易擦除，编程 时间更短。这些优势使得NAND 闪存成为产品应用更好的选择，例如： USB 闪存驱动器、mp3 播放器、数字音频记录、数字电话应答设备 (TAD) 的数据存储、数码相机以及CompactFlash 和 MemoryStick 等存储卡。 本文档详细介绍怎样在 Altera MAX II CPLD 中实现NAND 闪存接口。 设计可以采用 Samsung 或者 AMD NAND 闪存来实现。实例中采用了 AMD Am30LV0064D 和 Samsung K9F4008W0A 闪存。 AMD NAND 闪存(Am30LV0064D) 是64-Mbit 大容量存储器件，适合连续 数据和要求快速写入功能的高密度应用。初始页面读取时间是 7 µs，后续 字节访问时间小于 50 ns 。 Samsung NAND FLASH (K9F4008W0A) 是512 K × 8 位存储器，适合不需 要高性能或者大容量闪存的应用。它支持 32 字节帧读操作，随机访问时 间为 15 µs，后续访问时间为 120 ns。 利用 MAX II 实 图 1 所示为接口结构图。系统发出的命令以编码格式到达 NAND 闪存接 口输入。每一操作采用了不同的编码格式，通过3 位宽控制总线送出。请 现 NAND 闪存 参考表 2 。 接口 Altera 公司 1 AN-500-1.0 应用笔记 500 ：利用Altera MAX II CPLD 实现 NAND 闪存接口 表 1 对接口引脚进行了说明。利用使能/ 禁止信号输入，可以分别进行使 能或者禁止 (ALE 、 CLE、 SE 和 WE) 操作。 NAND 闪存接口模块 (Altera MAX II