EDA设计实验报告多功能数字钟设计 通信工程专业.docxVIP

EDA设计实验报告多功能数字时钟设计院系: 电光学院专业：通信工程摘要该实验利用quartusII软件设计一个多功能数字钟，进行实验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到smartSOPC实验系统中进行调试和验证。此外还添加了秒表功能，使得设计的数字钟功能更加完善。Abstract：This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting , hour-correcting , minute-correcting , reset , timing-holding and belling on the hour. And then validated the design on the experimental board . In addition, additional functions like reseting the stopwatch make this digital clock a perfect one.目录设计要求……………………………………………4工作原理……………………………………………4各模块说明…………………………………………5分频模块…………………………………………7计时模块………………………………………13显示模块………………………………………16校分与校时模块………………………………17清零模块………………………………………18保持模块………………………………………18报时模块………………………………………18扩展模块…………………………………………19秒表模块………………………………………19调试、编程下载…………………………………20 实验中出现问题及解决办法……………………21实验收获与感受……………………………… 22参考文献…………………………………………23一、实验目的通过设计一个00时00分00秒～23时59分59秒的多功能计数器, 巩固和复习数字电路知识，初步掌握EDA设计的基本思路和方法，并能够较为熟练地使用软件QuartusII7.2的相应功能，为课程设计等相关实验课程打下理论与实践两方面的基础。二、设计要求设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。具体要求如下：能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。分别由六个数码管显示时分秒的计时。K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。设计提高部分要求时钟具有整点报时功能，当时钟计到59’53”时开始报时，在59’53”, 59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz。 2）秒表功能，通过开关转换，数码管显示进入秒表计时状态。仿真与验证用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。三、电路设计原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。基本时钟电路的系统框图下图所示：闹钟电路报时电路彩铃电路报时电路星期电路译码显示电路计时电路脉冲发生电路报时电路清零电路保持电路校正电路图1：基本时钟电路的系统框图下面叙述各单元电路的功能：1、时钟信号发生器：为计时电路提供计数时钟脉冲，需要产生出一个秒脉冲，即振荡频率为1Hz的脉冲信号；为报时电路提供512Hz、1KHz的信号；为校分(时)电路提供1Hz的信号；为闹钟电路提供1KHz的信号。由于实验板上只能提供频率为48MH的系统时钟信号，所以首先要将系统时钟进行分频才能得到相应频率的时钟信号。分频器采用多片四位同步二进制计数器74161相连组成模48和模1000的计数器，通过高位输出即实现分频功能。2、计时电路：完成00时00分00秒～23时59分5