最新八路数字抢答器课程的设计.docVIP

八路数字抢答器 一、主要技术指标： 1 设计任务： 设置八个抢答按钮，另设一个主持人按钮用来清零。主持人清零后，首先抢答人的号码显示出来并保持到主持人再次清零。 2 设计要求： 设置定时抢答，超出规定时间为无效抢答，发出声光指示。 设置违规，即主持人清零前入抢答违规有声光显示。 电路应具备自锁功能，一旦有人事先抢答，其他开关不起作用。 二、方案论证及选择： 用锁存器74LS373来采集信息，再通过编码器74LS148进行编码，由CD4511来对编 码信号进行译码来驱动数码显示，由74LS76来控制清零，并同74LS148共同产生锁存信号来控制74LS373实现对按键信息的锁存。 系统组成框图： 四、单元电路设计及说明： 整个电路主要包括键盘输入电路、锁存控制抢答电路、数码显示电路、定时电路、音频产生电路、声光指示电路六部分组成。 1、 键盘输入电路的设计 在键盘输入电路中，将八个按键接到74LS73的八个输入端，由74LS73实现对按键信息的采集。如图1.02所示 在没有按键按下时，各输入端均为高电平， 在任意一个按键按下时相应的就输入 了一个低电平，74LS73对采集到的 信号进行锁存处理。 74LS373是带三态输出的八位 锁存器，当三态端为有效低电平 使能端LE为有效高电平时输出跟随输入变化，当LE由高变低时，输出端 八位信息被锁存，直到LE再次有效。 其内部结构及真值表分别如图1.03图1.04所示 。 图5-2 74LS373真值表 2 锁存控制抢答电路的设计 当有一个按键事先按下时，我们必须还要考虑到防止其他按键与之产生冲突，因此在有按键事先按下的情况下必须使得其他的按键无效。同时还要保证在重新下一轮抢答时能够将显示器清零 基于此种设想我们采用如图1.05所示电路来实现。 当按下SA键时，74LS76为基本RS触发器，因此15端输出为高电平，此时给74LS373的LE一个有效脉冲使得74LS373的输出跟随输信号变化，此时若无按键按下，则输出全为高电平，八个高电平全部送入74LS148的输入端，此时74LS148的输出端C B A、 GS、 EO分别为1 1 1 1 0，C B A三端的信号分别接入数码显示电路中用于驱动数码管的CD4511的C B A三端，而将74LS373中Q0端的信号取反后接到CD4511的D端，译码器4脚接74LS148的EO端输出的低电平因此不能工作，在显示器中不会显示任何数字。从而达到清零作用。 而在按下SA后，如果有抢答按键按下，锁存器74LS373将采集到的按键信息发送至编码器74LS148, 74LS148对该信号进行编码并在GS端产生低电平传至触发器74LS76的触发时钟信号输入端，该引脚用来控制触发器74LS76中的J K触发器的工作，当为有效电平时，J K触发器才能工作，而此时按键SA 端的电容C1已充电至高电位，即触发器74LS76的2端和8端均为高电平，74LS76转为带低电平有效的边沿J K触发器，当GS给其加一低电平脉冲时，J K触发器开始工作将15脚的Q端直为低电平从而锁住了锁存器74LS373的输出端信号，无论哪一按键再按下，74LS373输出端的信号不再改变，从而实现了一旦有人事先抢答，其他开关不起作用这一功能。 图5-3 锁存控制抢答电路 74LS148是8线-3线优先编码器，该编码器有8个信号输入端，3个二进制码输出端。此外，还设置了输入使能端EI，输出使能端EO和优先编码工作状态GS. 当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电平有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0，表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平时，A2 A1 A0均为1 1 1，出现了输入条件不同而输出代码相同的情况，这可由GS的在状态加以区别，当GS=1时，表示8个输入端均无电平输入，此时A2 A1 A0=1 1 1位非编码输出；GS=0时，A2 A1 A0=1 1 1表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0。74LS148的管脚图、真值表、内部结构分别如图1.06、1.07、1.08所示。 在整个电路中，74LS148不只起到编码作用，还连同74LS76一起给74LS373提供锁存信号，同时还在声光控制电路中负责提供控制信号。