第2章篇 8086微处理器(大连理工).pptVIP

中断申请和总线保持信号 中断控制信号INTR、INTA、NMI INTR: 外部可屏蔽中断请求引脚，高电平有效 INTA: 中断响应信号，低电平有效 NMI: 不可屏蔽中断请求引脚，上升沿有效 总线控制信号HOLD、HLDA HOLD：总线保持请求引脚,高电平有效 HLDA：总线保持响应引脚，高电平有效 HLDA控制8282的OE，当CPU总线保持响应时让出总线 最大模式下系统总线连接 （二）最大模式下系统总线 最大模式下系统总线的连接 ALE BHE A19～A16 BHE A15～A0 STB STB DIR OE OE OE 8282 8282 (2) 8286 地址总线 数据总线 (2) DT/R DEN MRDC MWTC IORC IOWC INTA INTA MEMR MEMW IOR IOW S0 S1 S2 S0 S1 S2 8288 INTR NMI INTR NMI 8086 AEN_8237 AEN_8237 A19～A16 D15 ～ D0 MN/MX A15～A0 总线控制器8288 总线控制器8288 8288根据8086 CPU在最大模式的状态信号S2、S1、S0建立控制时序。 8288引脚图 8288内部功能框图 8288内部功能框图 8288共有2组输入信号和2组 输出信号。 8288引脚信号 8288引脚信号说明 状态输入信号：S2、S1、S0用于接收CPU的状态信息。 控制输入信号： CLK：系统时钟输入引脚，使得8288与CPU及整个系 统同步。 AEN：芯片工作允许，低电平有效。多处理器系统中 由总线仲裁器控制8288工作。单处理器中， AEN直接接地。 CEN：片选信号，CEN为高电平允许8288工作，否则 禁止工作。 IOB：工作方式选择，IOB接地，8288为单处理器工 作方式；IOB接+5V为多处理器工作方式。 8288引脚信号 控制输出信号 ALE、DT/R、DEN 与最小模式下信号相同，仅DEN极性相反，用于锁存地址和数据总线缓冲。 MCE/PDEN 总线主模块允许/外设数据允许 单处理器工作时为MCE，用于控制主从方式时工作芯片间的协调工作。 多处理器系统中为PDEN，作数据总线收发器的开启信号。 8288引脚信号 输出命令信号 MRDC 读存储器 此信号用来通知存储器将所寻址的存储器单元中的数据送到数据总线上。 MWTC 写存储器 此信号用来通知存储器接收数据总线上的数据，并将数据写入所寻址的单元中。 IORC 读I/O口 此信号用来通知I/O接口将所寻址的端口中的数据送到数据总线。 8288引脚信号 IOWC 写I/O 此信号用来通知I/O接口接收数据总线上的数据，并将数据送到所寻址的端口中。 AMWC 提前写存储器命令 功能与MWTC完全一样，只是比MWTC命令提前一个时钟周期发出。 AIOWC 提前写I/O口命令 功能与IOWC完全一样，只是比IOWC命令提前一个时钟周期发出。 AMWC和AIOWC命令是为了让一些较慢的设备或存储器能够得到一个额外的时钟周期去执行写入操作。 INTA 可屏蔽中断响应信号 与最小模式下含义相同 最大模式下连接说明 最大模式下系统总线连接说明 8086的S0,S1,S2连接8288，由8288译码产生总线控制 MEMR: 存储器读信号 MEMW: 存储器写信号 IOR: I/O读信号 IOW: I/O写信号 INTA: 中断响应信号 由8288产生ALE信号，锁存地址A19～A0和BHE信号 由8288产生的DT/R控制缓冲器8286的数据传输方向，由DEN和INTA任一有效打开三态门。 INTR和NMI与小模式相同 最大模式下连接说明 8288的AEN和IOB接地，CEN接+5V 三片8282的OE端： 在有DMA芯片（8237）的系统中，接AEN_8237，DMA占用总线时，在AEN_8237上输出高电平，禁止CPU占用AB 在没有DMA芯片的系统中直接接地， 最小模式下的HOLD和HLDA信号在最大模式下变成了RQ0/GT0、RQ1/GT1。 最大模式下连接说明 8086和8088在工作电路上的区别 最小模式 M/IO和M/IO不同，前者为8086的信号，后者为8088的信号。 BHE引脚为状态引脚SS0； 8286用一片即可 最大模式 BHE不用，接为高电平 8286用一片即可 计算机原理讲义 8086微处理器 第二章 8086微处理器 指