第1-2章_数制和码制及逻辑代数基础.pptVIP

数字电子技术;第1章 数字电子技术基础;第1章 数字电子技术基础;1.1 数字电路概述;1 数字信号与数字电路;;2 数字电路的特点;本节小结;3 数字电路分类;;二、按集成工艺分类;三、按电路结构分类;四、当前数字设计的趋势;4 课程学习要求;教材及参考书;1. 2 数制与编码;（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。;数码为：0～9；基数是10。 运算规律：逢十进一，即：9＋1＝10。 十进制数的权展开式：;2、二进制;数码为：0～7；基数是8。 运算规律：逢八进一，即：7＋1＝10。 八进制数的权展开式： 如：(207.04)8＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10;结论;;1.2.2 数制转换;2、二进制数与十六进制数的相互转换;整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。;1.4二进制数运算;二进制数的补码：; 10 – 5 = 5 10 + 7 －12= 5 （舍弃进位） 7+5=12 产生进位的模 7是-5对模数12的补码 ;1011 – 0111 = 0100 （11 - 7 = 4） 1011 + 1001 = 10100 =0100（舍弃进位） （11 + 9－16 = 4） 0111 + 1001 =24 0111是- 1001对模24 （16） 的补码; 两个补码表示的二进制数相加时的符号位讨论;两点注意; 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。;1.5几种常用的编码;二、格雷码;三、美国信息交换标准代码（ASCⅡ）;本节小结;第二章 逻辑代数基础;　　事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。;2.1 基本逻辑运算;两个开关必须同时接通，灯才亮。逻辑表达式为：;这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。;Ｙ＝ＡＢ;2、或逻辑（或运算）;两个开关只要有一个接通，灯就会亮。逻辑表达式为：;;实现或逻辑的电路称为或门。或门的逻辑符号：;3、非逻辑（非运算）;A断开，灯亮。;实现非逻辑的电路称为非门。非门的逻辑符号：;几种常用的复合逻辑运算;几种常用的复合逻辑运算;几种常用的复合逻辑运算;2.3 逻辑代数的公式、定理和规则;（3）基本定理;(A+B)(A+C)=AA+AB+AC+BC;（4）常用公式;互补率A+A=1;2.4 逻辑代数的基本定理;2.4.1 代入定理;2.4.1 代入定理;2.4 逻辑代数的基本定理;2.4.2 反演定理;2.5.1 逻辑函数 Y=F(A,B,C,······) ------若以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而定。输入/输出之间是一种函数关系。 注：在二值逻辑中， 输入/输出都只有两种取值0/1。;2.5.2 逻辑函数的表示方法;真值表;逻辑式 将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 逻辑图 用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。 波形图 将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。;; 卡诺图 EDA中的描述方式 HDL (Hardware Description Language) VHDL (Very High Speed Integrated Circuit …) Verilog HDL EDIF DTIF 。。。 ;举例：举重裁判电路;各种表现形式的相互转换：;真值表 逻辑式： 找出真值表中使 Y=1 的输入变量取值组合。 每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表 ;逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 ;逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 ;波形图 真值表;最小项 m： m是乘积项