数字电路与系统ch3.pptVIP

第一节 组合电路的分析和设计 一、组合电路 8线—3线优先编码器CT74LS148 编码输出 编码输入 使能输入 使能输出 扩展输出 ～ ：输入，低电平有效。优先级别依次为 ～ ～ ：编码输出端 ：使能输入端； ＝０时，编码， ＝１时，禁止编码。 ：使能输出端，编码状态下（ =0），若无输入信号， =0 ：扩展输出端，编码状态下（ =0），若有输入信号， =0 管脚定义： （二）编码器的应用 （3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出:1000-1111 解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片 高位 低位 （2）实现优先编码：高位选通输出与低位控制端连接 例14：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。 第四节 数据选择器和数据分配器 在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。 将传送来的或处理后的信息分配到各通道去。 数据选择器 数据分配器 多输入 一输出 选择 一输入 多输出 分配 发送端，并—串 接收端，串—并 一、数据选择器 （一）分类：二选一、四选一、八选一、十六选一 双四选一数据选择器CT74LS153 使能端 输出端 数据 输入 公用控 制输入 双四选一数据选择器CT74LS153 简易符号 八中选一数据选择器CT74LS151 八选一需 三位地址码 （二）数据选择器的应用 例：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 例：试用四选一数据选择器构成十六选一的选择器 第二级，控制选择 第一级中的一组 第一级， 分为四组 二、数据分配器 （一）数据分配器的功能 分配器与选择器的功能相反 当F = 1时它即为普通的译码器。 一输入 多输出 逻辑符号 （二）数据分配器的应用 例：利用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 1 0 译码 禁止译码 0 1 第五节 奇偶检验电路 （2）奇偶检验 （1）奇偶检验码 一、奇偶检验 信息位 ：由若干位二进制代码构成 奇偶检验位 ：一位代码构成 奇检验 ：整个码组中１的个数为奇数 偶检验 ：整个码组中１的个数为偶数 FE偶检验位 FOD奇检验位 发送信息码(N位) 接收信息码(N位)+ 检验位(1位) 检验位(1位) 检验结果 二、奇偶位产生和检验电路 异或门的功能：奇数个1的连续异或运算其结果为1； 偶数个1的连续异或运算其结果为0。 S = 0，传输无误；S = 1传输有误 FE=B3 B2 B1 B0 S=B3 B2 B1 B0 FE 发送端偶检验位表达式： 接受端偶检验位表达式： 第六节 模块化设计概述 选择合适的集成电路 减少电路所需的模块总数 降低成本 提高电路可靠性。 （1）根据系统的逻辑功能要求画出系统结构框图，且按功能将其划分成若干个子方框 （2）根据各子功能框的要求，选用合适的MSI或LSI （3）根据实际情况，有时需按传统设计方法设计出相关的接口电路和外围辅助电路 设计步骤： 设计原则： 例：设计一个将8421BCD码转换成余3BCD码的码组转换器。 （2）采用与逻辑电路输出端等同数量的数据选择器 且附加门（本题需用四个选择器） （3）采用译码器附加相应数量门（本题需一块4线-16线译 码器和四个门） （5）采用ROM和可编程逻辑器件（后续章节学习）。 经比较，采用第④种方法最经济合理 （1）利用经典的传统设计法，用SSI实现（见例5） （4）采用一块四位二进制加法器（见例6） 第七节 组合电路中的竞争与冒险 一、冒险与竞争 竞争： 冒险： 在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后 由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 二、竞争与冒险的判断 代数法： 或的形式时，A变量的变化可能引起险象。 卡诺图法： 如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。 如图所示电路的卡诺图两圈相切，故有险象。 三、冒险现象的消除 1. 利用冗余项 如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为 三、冒险现象的消除 1. 利用冗余项 ２. 吸收法 在输出端加小电容C可以消除毛刺如图3-58所示。但是输出波形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。 ３.取样法 三、冒险现象的消除 1. 利用冗余项 ２. 吸收法 电路稳定后加入取样脉冲，在取样脉冲作用期间