- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第二章QuartusII开发环境
第二章 Quartus Ⅱ 开发环境 第二章 Quartus Ⅱ 开发环境 §2.1. Quartus Ⅱ软件简介 §2.2. Quartus Ⅱ软件主窗口 §2.3. Quartus Ⅱ各功能窗口 1: 软件发展 QuartusⅡ是Altera公司提供的FPGA/CPLD集成开发软件,Altera是世界上最大的可编程逻辑器件供应商之一。 QuartusⅡ在21世初推出,是Altera全一代FPGA/CPLD集成开发软件MAX+plus II的更新换代产品,其界面友好,使用便捷。在QuartusⅡ上可以完成设计输入、HDL综合、布新布局(适配)、仿真和选择以及硬件测试等流程,它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、开始处理和器件编程。 QuartusⅡ提供了完整的多平台设计环境,能满足各种特定设计的需求,也是单片机可编程系统(SoPC)设计的综合环境和SoPC开发的基本设计工具,并为Altera DSP开发包进行系统模型设计提供了集成综合环境。QuartusⅡ设计完全支持VHDL、Verilog的设计流程,其内部嵌有VHDL、Verilog逻辑综合器。QuartusⅡ与可用利用第三方的综合工具(如Leonardo Spectrum、Synplify Pro、FPGA Complier II),并能直接调用这些工具。 同样 QuartusⅡ具备仿真功能,同时支持第三方的仿真工具(如ModelSin)。此外, QuartusⅡ与MATLAB和DSP Builder结合,可用进行基于FPAG的DSP系统开发,是DSP硬件系统实现的工具EDA工具。 Quartus II包括模块化的编译器。编译器包含的功能模块有分析/综合器(Analysis Synthesis) 适配器(Fitter) 装配器(Assembler) 时序分析器(Timing Analyzer) 设计辅助(Design Assistant)模块 EDA网表生成器(EDA Netlist Writer)和编译器数据库接口(Complier Database Interface)等。可用通过选择Start Complicetion 了运行所有的编译器模块,也可以提供选择Start独立运行各个模块。还可以通过选择Complier Tool(Tools菜单),在Complier Tool 窗口中运行该模块来启动编辑器模块。在Complier Tool窗口中,可以打开该模块的设置文件或报告文件,或打开其它相关窗口 2: Quartus II 8.X软件新特性 (1)新任务窗口:提供交互式设计流程控制台,指导用户完成 FPGA设计流程 (2)SOPC buider: 提供渐进式编译支持,为设计库增加关键的知 识产权(IP)模块,包括JTAG和SPI接口 (3)增强FPGA I/O规划:在引脚规划器中增加了引脚交换功能,加速了电路板开发。 (4)新的IP向导:为成功地使用Altera PCT Express和DDR3 IP提供专门的设计指南和建议 (5)MegaCore IP库:集成在Quartus II 软件中,使用户更方便地使用Quartus的IP内核组合。这一版本新增特性包括 PCI ExpressGen2 硬核IP、5个新的视频和图像处理内核,并对很多特性进行了修改 (6)新的宏功能: QuartusII软件中的新的浮点、延时锁定环以及存储器初始化宏功能有助于加速设计开发。 (7)8.x版的增加功能速短了编译时间: 和前一代产品相比,Stratix IIIFPGA增强了高级布局布线算法,编译时间进一步速短了22%,在所有高密度FPGA中,和最近的竞争产品相比,编译时间平均快了3倍 Quartus是Altera公司的全功能,多平台的开发平台,同时也是一个综合性的SOPC开发环境。Quartus包括了针对CPLD和FPGA开发过程中所有阶段的解决方案。 如图所示是利用Quartus进行CPLD/FPGA开发的基本流程框图。从图中可以看出,Quartus软件实现了从设计输入到下载的所有功能。 (1):设计输入: (2):功能仿真: 电路设计完成以后,要用专用的仿真工具进行功能仿真, 验证电路是否符合设计要求。功能仿真有时也称为全仿真。常用的仿真工具有ModelTech公司的ModeSin、Synopsys公司的VCS、Cadence公司的NC Verilog和NC-VHDL、Atdec公司的Active HDL VHDL/Verilog HDL等。通过仿真功能及时发现设计中的错误,提高设计的可靠性。 (3)
您可能关注的文档
最近下载
- 成考英语成人高考(专升本)试卷与参考答案(2025年).docx VIP
- 风机吊装工程强制性条文执行记录表.pdf VIP
- 《营销视觉》课件.ppt VIP
- (高清版)B-T 41676-2022 起重机 设计通则 锻钢吊钩的极限状态和能力验证.pdf VIP
- 181587_06j403-1楼梯、栏杆、栏板(一)国标 行业图集 .docx VIP
- 无人智慧巡检系统设计方案.docx
- 护肩挡土墙施工技术交底.pdf VIP
- 2025年会计师事务所财务管理制度(3篇).docx VIP
- DB11T 2325-2024 建筑外墙外保温工程检验检测技术规程.docx VIP
- 土方碾压实验报告.pdf VIP
文档评论(0)