数字电子技术 ch06-5.ppt

3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的SOC技术。 可编程与阵列（32X64位） 2、GAL举例——GAL16V8的电路结构图 8个输入 缓冲器 2~9 8个反馈/输入缓冲器 8个三态 输出缓冲 器12~19 8个输出逻辑宏单元OLMC 输出使能缓冲器 * 6.5 若干典型的时序逻辑集成电路 6.5.1 寄存器和移位寄存器 6.5.2 计数器 6.5 若干典型的时序逻辑集成电路 1、 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 8位CMOS寄存器74HC374 脉冲边沿敏感的寄存器 8位CMOS寄存器74HC/HCT374 1 1 1 1 1 1 0 1 1 1 8位CMOS寄存器74LV374 高阻 H H ↑ H 高阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输出 内部触发器 输 入 工作模式 2、 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (1) 基本移位寄存器 （a）电路 串行数据输入端 串行数据输出端 并行数据输出端 D3=Qn2 D1=Q0n D0=DSI Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Qn1 Q3n+1 =D3 = Qn2 2、写出激励方程： 3、写出状态方程： (b). 工作原理 D2=Qn1 D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 FF0 FF1 FF2 FF3 1CP 后 2CP 后 3CP 后 4CP 后 1 1 0 1 1 Q0n+1=DSI Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 1011 2. 多功能双向移位寄存器 多功能移位寄存器工作模式简图 （1）工作原理 高位移向低位----左移 低位移向高位----右移 实现多种功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 S1S0=01 高位移 向低位 S1S0=10 S1S0=11 并入 不变 低位移 向高位 2、计数器的分类 按脉冲输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加法、减法和可逆计数器 概 述 1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。 6.5.2 计 数 器 同步计数器 异步计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 …… …… (1) 异步二进制计数器---4位异步二进制加法计数器 ① 工作原理 1、 二进制计数器 结论: 计数器的功能：不仅可以计数也可作为分频器。 如考虑每个触发器都有1tpd的延时，电路会出现什么问题？ 异步计数脉冲的最小周期 Tmin=n tpd。（n为位数） ②典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0可采用T=1的T触发器 FF1可采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2可采用T= Q0Q1T的触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3可采用T= Q0Q1Q2T的触发器 4位二进制计数器状态表 0 0 0 0 0 16 1