数字逻辑和设计基础 期末复习题36.doc

1、采用3-8线译码器74LS138和门电路构成的逻辑电路如图所示，请对该电路进行分析，写出输出方程，并化解为最简与-或式。（10分） 1、解：分析此图，可知：F1=， F2= 化简过程：由卡诺图及公式化简均可，此处略 化简得：（2分） 2.已知逻辑函数： ，试用一片4选1数据选择器和门电路实现该逻辑函数，要求采用代数法，写出设计全过程，并画出电路图。 （10分） ① 写出逻辑函数的表达式 ② 写出输出逻辑函数的表达式 ③令 ，比较和两式得 ④ 根据上式画出逻辑图 五、 画出下列各触发器Q端的波形：（设Q = 0）(10 分， 分)和的波形如下图所示，试画出触发器输出端Q的波形，设初始状态为0。（5分） 2、下图由边沿D触发器构成的触发器电路，设其初始状态为0。输入信号如右图所示，试画出Q端的输出波形。（5分） 小规模时序逻辑电路设计（15分） 1.分析下图所示电路。（15分） 要求: 1）、写出驱动方程、状态方程、输出方程； 2）、列出状态转换真值表，画出状态转换图； 3）、说明电路的逻辑功能及启动特性。 解：1.写方程式 2.列状态转换真值表 3.画状态转换图 电路为同步模6计数器，不能自启动 74LS161采用置数法实现十进制计数器的逻辑图。（12分） 1.由CT74LS151数据选择器和非门组成的逻辑电路如图所示，①简述数据选择器端的作用；②给出输出逻辑函数的表达式并化解为最简与或表达式。 （10分） 解：输出逻辑表达式为： （4分） 化简得：（4分）） 2.采用3—8线译码器74LS138和门电路设计下列组合逻辑电路，使其输出输出逻辑函数为：，。写出设计过程，并画出最终的逻辑电路图。（12分 1、 逻辑图如下： F1正确（3分）、F2正确（3分）、F1逻辑图正确（2分）、F2逻辑图正确（2分） 五. 画出下列各触发器Q端的波形：（设Q = 0）（共10分，每题5分） 1、如图所示，触发器为上边沿触发的D触发器，设其初始状态为0。输入信号如右图所示，试画出Q端的输出波形。（5分） 2、已知JK触发器输入信号J和K、时钟脉冲CP的波形如下图所示，试画出触发器输出端Q的波形，设初始状态为0。（5分） 试分析下图所示时序逻辑电路（12分） 要求：（1）写出电路的输出方程、驱动方程、状态方程； （2）列出状态转移表； （3）说明电路的逻辑功能并判断该电路能否自启动。 解：1）写方程式 输出方程： 驱动方程： 状态方程： 2）列状态转换真值表 3）此电路为同步三进制计数器，能自启动