组成原理实验课件---存储器推荐.pptVIP

* 实验三：存储器实验 * 实验目的 理解计算机主存储器的功能、组成知识； 熟悉 ROM芯片和 RAM芯片在功能和使用方法等方面的相同和差异之处； 理解并熟悉通过字、位扩展技术实现扩展存储器容量的方法。 了解如何通过读写存储器的指令实现对 58C65 EEPROM 芯片的读写操作。 * 实验说明 教学计算机的主存储器用静态存储器芯片实现，由8千字的ROM区和2千字的RAM区组成，分别由2片58C65（EEPROM芯片）和2片6116（RAM芯片）实现。 ROM芯片用来存放监控程序， RAM芯片用来存放用户程序和数据，以及用作监控程序临时数据和堆栈区。可以安装另外两个芯片用来实现对存储器容量进行扩展。 主存字长 16位，按字寻址方式读写。 * 内存储器和接口电路 每2个8位的芯片合成一组用于组成16位长度的内存字。 * 教学计算机主存储器的设计 教学计算机采用单总线结构， 16位的地址总线（记为AB15 ~ AB0） ， 16位的数据总线（记为DB15 ~ DB0） 和简化的控制总线： 时钟信号：与 CPU时钟同步，简化设计 读写信号：由 /MIO，REQ和 /WE译码生成 内存和 IO 读写信号。 * （1）地址总线（AB15~AB0） 地址总线提供读写内存用 16位地址，读写输入/输出接口用 8位地址。 教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。 * （2）数据总线（DB15 ~ DB0） 数据总线是计算机各部件之间完成数据传送的线路。 出于教学机器件安全需要，教学机通过两片74LS245器件把数据总线隔断为内部总线IB与外部总线两部分。 * * RAML 6116 ROML 58C65 RAMH 6116 ROMH 58C65 MWR WE WE A10~A0 D15~D8 D7~D0 A12~A0 A12~A0 A10~A0 A10~A0 OE CS CS OE OE OE CS CS Y1 Y1 Y0 Y0 D15~D8 D7~D0 地址总线 数据总线 WE WE MRD MRD 地址总线的低13位送到 ROM 芯片的地址线引脚（RAM 芯片只使用地址总线的低11位），用于选择芯片内的一个存储字。用于实现存储字的高位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线引脚分别连接在接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。 * （3）控制总线 * 1B 1A 1G DC3 139 2B 2A 2G 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 REQ WE GND MIO MWR MRD WR RD MMREQ IOREQ 74LS139：双2-4译码器 TH-union 内存控制信号用一片双2-4译码器器件 74LS139 给出。 * /MIO REQ /WE 0 0 0 内存写 /MWR 0 0 1 内存读 /MRD 0 1 0 I/O写 /WR 0 1 1 I/O读 /RD 1 X X 不用 * TH-union 内存片选信号 DC5 138 A15 A14 A13 GND MMREQ VCC C B A G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0000~1FFF 2000~3FFF 4000~5FFF 6000~7FFF 8000~9FFF A000~BFFF C000~DFFF E000~FFFF DC5 74LS138: 3-8译码器 另外一片 74LS138 译码器芯片接收地址总线低位字节的最高 4 位地址信息（最高一位恒定为 1 ），当需要接口电路工作时，由这片译码器产生接口芯片的8个片选信号，已选择哪一个接口电路可以读写。其中 80~8F H 已分配给串行口。其中第1路串行口的I/O端口地址确定为 80H 和 81H。 * TH-union 接口片选信号 * （4）系统时钟及时序 用1. 8432MHz的晶振经分频得到的307.2kHz 作为系统时钟，用于驱动CPU、I/O总线，保持CPU与内存、I/O读写同步进行。 系统时钟 CPU内部的某些寄