《VHDL语言与数字逻辑电路设计》——第5讲 VHDL顺序语句.pptVIP

VHDL语言与数字逻辑电路设计 主讲：许钢 2010.9 第5讲 VHDL顺序语句 第5讲 VHDL顺序语句 5.1 进程 （Process） 第5讲 VHDL顺序语句 5.1 进程 （Process） 第5讲 VHDL顺序语句 5.1 进程 （Process） 第5讲 VHDL顺序语句 5.1 进程 （Process） 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 5.2 进程 （Process）中的顺序语句 第5讲 VHDL顺序语句 第五讲 （完） *《VHDL语言与数字逻辑电路设计》 　　顺序描述语句只能出现在进程（Process）或子程序中，它定义进程或子程序所执行的算法。顺序描述语句按这些语句在进程或子程序中出现的顺序执行，这一点与高级语言类似。 　　VHDL中常用的顺序描述语句包括：信号和变量赋值、Wait、If、Case、Loop、Next、Exit、断言语句、过程调用语句、空语句等。 　　所有的顺序描述语句都只能在进程(process)中使用，进程内是顺序执行，进程与进程之间是并发的，有点类似于计算机操作系统中“进程”的概念。 　Process语句的格式： 　[进程名]：Process（敏感信号列表） 　Begin 　　　顺序描述语句； 　End Process; 　Process语句从Process开始，到End Process结束，进程名可以省略。 　功能相对独立的模块可以用一个进程来描述。 Process语句的格式： 例1： 　　Entity mux2 Is 　　　 Port (a,b: In std_logic; 　　　　　　　　 s：In std_logic; 　　　　　　　　 f：Out std_logic); 　　End mux2； 　　Architecture behavior Of mux2 Is 　　Begin 　　　　mux2:Process(a,b,s) 　　　　Begin 　　　　　　　If (s=‘0’) Then f=a; 　　　　　　　Else f=b; 　　　　　　　End If; 　　　　End Process; 　　End behavior; Process的启动和敏感信号列表： 　　进程在仿真运行中，总是处于两个状态之一：执行或挂起。 　　初始启动时，进程处于执行状态，进程中的顺序语句从前向后逐句执行一遍，即从Process执行到End Process之前。当最后一条语句执行完后，返回到进程开始的Process语句，进程处于挂起状态。此时，只要该进程的敏感信号列表中任何一个信号发生变化(即信号的值发生变化，如从“1”变到“0”或从“0”