【2018年整理】精密ADC用滤波器设计实战.docxVIP

【2018年整理】精密ADC用滤波器设计实战.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
【2018年整理】精密ADC用滤波器设计实战

精密ADC用滤波器设计实战简介精密模数转换器应用广泛,如仪器仪表和测量、电力线继电保 护、过程控制、电机控制等。目前,SAR 型ADC 的分辨率可 达18 位甚至更高,采样速率为数MSPS;Σ-Δ 型ADC 的分辨 率则达到24 位甚至32 位,采样速率为数百kSPS。为了充分 利用高性能ADC 而不限制其能力,用户在降低信号链噪声方 面(例如实现滤波器)面临的困难越来越多。本文讨论在ADC 信号链中实现模拟和数字滤波器以便达到最 佳性能所涉及到的设计挑战和考虑。如图1 所示,数据采集信 号链可以使用模拟或数字滤波技术,或两者的结合。精密SAR 型和Σ-Δ 型ADC 一般在第一奈奎斯特区进行采样,因此,本 文将着重讨论低通滤波器。本文的意图不是讨论低通滤波器的 具体设计技术,而是讨论其在ADC 电路中的应用。图1.一般数据采集信号链理想滤波器和实际滤波器理想低通滤波器应当具有很陡的过渡带,其通带应具有出色的 增益平坦度,如图2 中的砖墙虚线所示。此外,阻带衰减应将 任何残余带外信号降低至0。某些常用实际滤波器的响应如图2 中的彩色线条所示。如果通带增益不平坦或有纹波,这种响应 可能会影响基频信号。阻带衰减不是无限的,会限制对带外噪 声的筛选。过渡带也可能没有陡峭的滚降,导致对截止频率周 围的噪声衰减不佳。另外,所有非理想滤波器都会引入相位延 迟或群延迟。图2.理想滤波器与实际滤波器的幅度响应对比模拟滤波器与数字滤波器模拟低通滤波器可以在ADC 转换之前消除信号路径中的高频 噪声和干扰,帮助避免混叠噪声污染信号。它还能消除滤波器 带宽之外的过驱信号的影响,避免调制器饱和。发生输入过压 时,模拟滤波器还能限制输入电流,衰减输入电压。因此,它 能保护ADC 输入电路。叠加于接近满量程信号上的噪声尖峰 可能会让ADC 的模拟调制器饱和,必须利用模拟滤波器将其 衰减。由于数字滤波发生在转换之后,因而可以移除转换过程中注入 的噪声。在实际应用中,采样速率远高于奈奎斯特理论指出的 两倍基频信号频率。因此,后置数字滤波器可以利用针对更高 信噪比和更高分辨率的滤波技术来降低转换过程中注入的噪 声,例如:信号带宽之外的输入噪声、电源噪声、基准源噪声、 数字接口馈通噪声、ADC 芯片热噪声或量化噪声。表1简要列出了模拟滤波器与数字滤波器的优点和缺点。表1.模拟滤波器与数字滤波器模拟滤波器数字滤波器设计复杂度高(对于高性能滤波器)低成本高(取决于所选模拟元件)低(可用CPU时间)延迟低高加性噪声增加带内元件热噪声量化可能会引入数字噪声ADC输入保护是否可编程否是漂移误差是否陈化是否多通道匹配误差是否模拟滤波器考虑抗混叠滤波器放在ADC 之前,因此这些滤波器必须为模拟滤 波器。理想抗混叠滤波器具有如下特性:通带内具有单位增益, 无增益变化,混叠衰减水平与所用数据转换系统的理论动态范 围一致。根据架构不同,ADC 会有不同的输入电阻,这会影响输入滤 波器设计。以下考虑关系到ADC 模拟输入滤波器的设计。与ADC 前端接口的RC 抗混叠滤波器的限制在Alan Walsh 为Analog Dialogue 杂志撰写的文章精密SAR 型模数转换器的前端和放大器和RC 滤波器设计 中,有一个针对AD7980ADC 的RC 滤波器应用示例,如图3 所示。算出的RC 滤波器是一个低通滤波器,截止带宽为3.11 MHz。 但是,某些设计人员可能会意识到,3.11 MHz 远大于100 kHz 的输入信号频率,因此,该滤波器无法有效降低带外噪声。为 实现更高动态范围,可以换用590 Ω 电阻,以获得100 kHz 的 –3 dB 带宽。这种方法主要有两个问题。由于通带中会有更多 衰减,对于AD7980 ADC 示例,100 kHz 附近的幅度衰减最高 可达30%,因此,信号链精度会大大降低。带宽越小,则建立 时间越长,这使得AD7980 的内部采样保持电容无法在指定的 采集时间内完成充电,因而无法执行下一次有效转换。这导致 ADC 转换精度降低。设计人员应当确保ADC 之前的RC 滤波器能在目标采集时间内 完全建立。这对需要较大输入电流或具有等效的较小输入阻抗 的精密ADC 来说异常重要。某些Σ-Δ 型ADC 在无缓冲输入模 式下对输入RC 值的要求最高。可以将具有较大电阻或电容的超 窄低通滤波器放在一般具有较大输入阻抗的输入放大器之前。 或者可以选择具有极高输入阻抗的ADC,例如ADAS3022其 输入阻抗为500 MΩ。图3.采用16 位1 MSPS ADC AD7980 的RC 滤波1. 多路复用采样信号链的滤波器建立时间在通道间切换时,多路复用输入信号通常含有较大的阶跃。最 差情况下,一个通道处于负满量程,而下一个通道则处于正满 量程(见图4)。这种情况下,当多

文档评论(0)

liwenhua11 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档