- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
AD采样控制器的设计
AD采样控制器的设计
姓名 许文华 学号 0740818057 班级 电子二班 成绩
一、实验目的
学习用状态机对A/D转换器ADC0809的采样控制电路的实现。
二、实验要求
1.利用MAX+plusII对源程序进行文本编辑输入和仿真测试。
2.给出仿真波形掌握电路参数的测量方法。
3.进行引脚锁定并进行测试,硬件验证源程序电路对ADC0809的控制功能。
三、实验原理及步骤
1 源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADCINT IS
PORT ( D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); - CLK ,EOC : IN STD_LOGIC; --CLK
LOCK1, ALE, START, OE, ADDA : OUT STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END ADCINT;
ARCHITECTURE behav OF ADCINT IS
TYPE states IS (st0, st1, st2, st3,st4,st5,st6) ;
SIGNAL current_state, next_state: states :=st0 ;
SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL LOCK : STD_LOGIC;
BEGIN
ADDA = 1; LOCK1 =LOCK;
PRO: PROCESS(current_state,EOC) BEGIN
CASE current_state IS
WHEN st0 = ALE=0;START=0;OE=0;LOCK=0 ;next_state = st1;
WHEN st1 = ALE=1;START=0;OE=0;LOCK=0 ;next_state = st2;
WHEN st2 = ALE=0;START=1;OE=0;LOCK=0 ;next_state = st3;
WHEN st3 = ALE=0;START=0;OE=0;LOCK=0;
IF (EOC=1) THEN next_state = st3;
ELSE next_state = st4;
END IF ;
WHEN st4= ALE=0;START=0;OE=0;LOCK=0;
IF (EOC=0) THEN next_state = st4; -
ELSE next_state = st5;
END IF ;
WHEN st5= ALE=0;START=0;OE=1;LOCK=0;next_state = st6;
WHEN st6= ALE=0;START=0;OE=1;LOCK=1;next_state = st0; WHEN OTHERS = ALE=0;START=0;OE=0;LOCK=0;next_state = st0;
END CASE ;
END PROCESS PRO ;
PROCESS (CLK)
BEGIN
IF ( CLKEVENT AND CLK=1) THEN
current_state = next_state; --
END IF;
END PROCESS;
PROCESS (LOCK)
BEGIN
IF LOCK=1 AND LOCKEVENT THEN REGL = D ;
END IF;
END PROCESS ;
Q = REGL;
END behav;
图1 ADC0809工作时序
测试步骤:根据附图2-7,建议引脚锁定为:START接PIO34,OE接PIO35,EOC接PIO8,ALE接PIO33,状态机时钟CLK接clock0(PIN2,可选“65536Hz”或更高),ADDA接PIO32(ADDB和ADDC都接GND),ADC0809的8位
文档评论(0)