毕业论文BiCMOS集成运算放大器的电路分析及版图设计.doc

毕业论文BiCMOS集成运算放大器的电路分析及版图设计.doc

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
毕业论文BiCMOS集成运算放大器的电路分析及版图设计

毕业论文_Bi-CMOS集成运算放大器的电路分析及版图设计 ted OP Abstract Integrated operational amplifier is an important electronic components, it is used in electronic applications is very extensive currently, for example, it can be used as amplifiers, comparators, filters, etc. The ideal amplifier should without noise, has infinite gain and input impedance, infinite output impedance and zero offset voltage. In this paper, I mainly study the works of the op amp circuit principle and layout design, and also study briefly the solution of the Bi-CMOS process steps. The op amp circuit including the input stage, bias circuit, the middle stage and output stage. The input signal is loaded into the input stage and output stage amplifies the signal in the right bias. Layout design main is familiar with the design rules, the layout wiring reasonable and beautiful, and must carry on the DRC validation and LVS verification. Bi-CMOS technology to meet the requirements of modern LVSI device performance, especially suitable for high voltage and high current power circuit, there is great potential in future high performance integrated circuits. By the graduation project, I completed a gain of 86dB; the output common-mode range is 3.5V, the offset voltage of 6.5mV, smaller slew rate amplifier circuit design. Map out the territory of the amplifier, and through the DRC verification and LVS verification. Keywords: Amplifier, Circuit, Layout, Process 目 录 第一章 绪论 1 1.1 集成运算放大器研究的目的和意义 1 1.2 集成运算放大器的发展与前景 2 1.3 本文的主要研究内容 4 第二章 CMOS运算放大器电路的理论知识 5 2.1 集成电路的设计流程 5 2.1.1 功能设计阶段 5 2.1.2 设计描述和行为级验证 5 2.1.3 逻辑综合 5 2.1.4 门级验证 6 2.1.5 布局和布线 6 2.2 CMOS运算放大器电路的特点 6 2.2.1 集成电路的特点 6 2.2.2 集成运放电路的组成及各部分的作用 7 2.3 CMOS运算放大器的设计原理 8 2.3.1 集成运放电路基本原理 8 2.3.2 集成运放电路主要性能指标 9 2.3.3 集成运放电路的设计流程 11 2.4 CMOS集成运放电路的设计 11 2.4.1 建库 11 2.4.2 CMOS集成运放的电路图 13 2.4.3 CMOS集成运放的电路图仿真 13 2.4.4 CMOS集成运放的参数计算 19 第三章 CMOS运算放大器后端设计 22 3.1 版图的设计流程 22 3.1.1 整体设计 23 3.1.2 分层设计 23 3.1.3 版图检查 23 3.1.4 寄生参数的提取和后仿真 24 3.1.5 版图的整体检查 24 3.1.6 完成版图 25 3.2 编辑版图

文档评论(0)

weizhent2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档