高速数据采集与分析.doc

高速数据采集与分析 在21世纪中，电子行业飞速发展，数字产品已经占据了市场的主导地位，数字化逐渐的渗透到各行各业，所以这就需要对系统输入的信号进行数字化，，这就需要对信号进行采集。但现在的电子产品的集成度越来越高，信号的速度越来越快，所以对信号的采集就需要更高速的设备来处理，采集系统就要越复杂。 对于高速采集系统来说，信号需要经过前置放大电路放大、数据采集电路进行数字化处理，并且最终将数字量存入到缓存电路，三者需经过合理设计和配合，才能达到更好的采集效果。 对于前置放大电路，它是电路的主要部分，它将数据信号数据信号输入，通过控制器件使信号在允许带宽范围内无失真的放大。这就要求在输入端必须有一个输入匹配电路使其达到阻抗匹配的效果，让信号达到无失真输入。并且由于运算放大器放大倍数太大将影响运算放大器的带宽，所以，每级运算放大器的放大倍数不能太大，以满足带宽的要求，这样必须采用多个运算放大器放大才能满足放大倍数控制的要求。在信号的放大中，放大倍数的切换才是放大电路的精髓，对于无失真的放大，电路的切换工具是很重要的，对于模拟开关来说，它很难达到带宽的要求，并且还具有一定的内阻，将会使信号产生一定的压降，将无法满足无失真放大的要求，而继电器的带宽很宽，并且内阻接近于零，很易实现在允许的带宽中满足无失真放大，但是它的功耗和体积大，但是由于无失真放大，继电器使最好的选择。对于信号的来说，分为直流和交流之分，如果信号是直流时，它又有正负之分，所以对于直流来说，需要个别的电路来处理直流信号来满足AD的要求。前置放大电路如图 1所示，被测信号从 BNC 插孔输入， S1继电器决定输入耦合方式，S1吸合为直流偶和方式，S1断开为交流耦合方式。信号通过交直流耦合选择开关后被送入由R2~R5和C2~C4组成的 X0.1/ X0.01的衰减匹配电路，衰减倍数由 S2控制，当 S2未吸合时，对应的衰减被数为 ，当 S2吸合时，对应的衰减被数为，C9、C14 图1：程控放大电路 对高频信号进行补偿。经过衰减的信号进入由高速运算放大器 U2组成的缓冲器缓冲；再接入由U3组成的X1/X10倍的同相放大电路，放大倍数由S3控制，当S3吸合时对应的放大倍数为1，当S3吸合 对应的放大倍数为10；信号后接到由U4组成的X1/X5倍的同相放大电路，放大倍数由S4控制，当S4吸合时对应的放大倍数为1，当S4吸合对应的放大倍数为5；然后信号接入到由U5组成的X1/X2倍的同相放大电路，放大倍数由S5控制，当S5吸合时对应的放大倍数为1，当 S5吸合 对应的放大倍数为2；最后信号接入到加法电路中与直流信号相加，来满足采样电路的要求，其中直流信号的大小是由输入信号的交直流性质来选择的。 对于高速电路中AD采集电路才是最主要的部分，，因为它直接决定着数字示波器所能测量的最高频率，根据乃奎斯特定理，采样频率至少是被测信号最高频率的 2 倍才能复现出被测信号。则在信号采集中采样频率至少应该是被测信号频率的 5~8 倍才行，否则无法还原出原信号的波形。本部分以BB公司的8位高速 AD转换器ADS830E为例，研究一下数据采集和存储。 图2：AD转换时序图 图3：ADS830E引脚图 对于高速数模转换器ADS830E，采样频率为10kSa/s~60MSa/s，其时序如图2所示，由图可知每个时钟周期进行一次数模转换，所以采样速率就是时钟频率，故可以很方便的通过控制采样时钟来控制采样频率，当前输出的采样数据是4个时钟周期以前采样电压的值，也就是说从采样到输出有4个时钟周期的延迟，这对我们所要做的电路并不重要，所以我们可以简单的理解为输入一个时钟脉冲转换一次，在信号来的上升沿将数据模拟量读入到AD中，在脉冲的下降沿输出数据就行。而且ADS830E的输入电压幅度是可以编程控制的，11脚（RSEL）为控制引脚，当11脚置高电平时，ADS830E的输入电压范围是1.5V~3.5V，即2Vpp。当11脚置低电平时，输入电压范围是2V~3V，即1Vpp。进行程控放大器设计时要考虑这个问题，本电路选用2Vpp的输入电压范围。 由于采样的速度很快，而且对于系统要进行实时处理，所以采集的数据要实时的存储。但是高速的信号，一般的控制器件是很难满足要求的，所以就需要一些外围的高速器件配合来完成任务。比如ADS830E采集电路加上高速FIFO IDT7204存储电路。FIFO存储器属于一种双口的 SRAM即先进先出存储器，这种存储器没有地址线，随着写入或读取信号对数据地址指针进行递加或递减，来实现寻址。它的读数据和写数据是分开执行的，在写操作时，当写引脚在 图4：FIFO存储器结构图 图5：高速AD转换与FIFO存储电路 虽然FIFO的速度很快，并且此种技术的应用也很广泛，但是FIFO的容量很小、芯片的价格很贵