数字系统设计基础第6章时序逻辑电路.ppt

6.1.1 时序逻辑电路的特点 　　时序逻辑电路又称时序电路。与组合逻辑电路不同，时序逻辑电路任意时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原来状态，即与过去的输入情况有关。　　与组合逻辑电路相比，时序逻辑电路有两个特点：第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，它将控制存储电路状态的转移。 6.1.2 时序逻辑电路的分类 　 时序逻辑电路根据存储单元的状态改变是否在统一的时钟脉冲控制下同时发生分为同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路中，存储电路状态的变更是靠时钟脉冲同步更新的，只有在时钟脉冲上升沿或下降沿到达的时刻，才同时更新所有存储器件的状态。异步时序逻辑电路中，存储器件各状态的更新不是同步进行的，而是异步进行的。 　　时序逻辑电路按输出信号的特点又可以分为米里(Mealy)型和摩尔(Moore)型时序电路两种。 　　米里型时序电路的输出函数为 Z= F(X，Q)，即某时刻的输出决定于该时刻的外部输入X和内部状态Q；摩尔型时序电路的输出函数为 Z = F(Q)，即输出信号仅仅取决于存储电路的状态，而和该时刻的外部输入信号无关。 6.2.1 同步时序逻辑电路的一般分析方法　 在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号来触发，时钟脉冲信号只控制触发器的翻转时刻，而对触发器翻转到何种状态无影响，所以，在分析同步时序逻辑电路时，可不考虑时钟条件。 　　分析同步时序逻辑电路的基本步骤如下：　　(1) 根据逻辑图写出时序电路的输出方程和各触发器的激励方程。　　(2) 根据激励方程和所用触发器的特征方程，写出时序电路的状态方程。　　(3) 根据时序电路的状态方程和输出方程，建立状态转移表，画出状态转移图和波形图。　　(4) 分析电路的逻辑功能。 　　【例 6-1】 分析图6-2 所示同步时序电路的逻辑功能。  　　解 由图6-2可见，该时序电路由作为存储电路的两个J-K触发器和与门、 异或门构成。各级触发器受同一CP控制，所以为同步时序电路。 　　⑤ 逻辑功能分析。　 从以上分析可以看出，当外部输入X=0时，状态转移按00→01→10→11→00→…规律变化，实现模4加法计数器的功能；当X=1时，状态转移按00→11→10→01→00→…规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出。 　　根据状态表6-2可画出状态转移图如图6-6所示。　　④ 画波形图。　 根据状态表6-2或图6-6可画出波形图如图6-7所示。 　　⑤ 逻辑功能分析。　　从以上分析可以看出，偏离状态111、 101、 110经过一个计数脉冲的作用进入到有效计数状态，计数器正常循环计数。这种偏离状态能在计数脉冲作用下自动转入到有效序列的特性称为自启动特性。该电路是一个同步模5加法计数器。 6.2.2 异步时序逻辑电路的一般分析方法 　　异步时序逻辑电路的分析方法与同步时序逻辑电路基本相同。但在异步时序逻辑电路中，由于并非所有触发器都由同一个时钟脉冲信号来触发，所以，在分析异步时序逻辑电路时，应考虑时钟条件，即写出时钟方程。　　【例 6-3】 分析图6-8 所示异步时序电路的逻辑功能。 　　根据状态表6-3可画出状态转移图如图6-9所示。　　④ 逻辑功能分析。　　从以上分析可以看出，该电路是一个异步五进制加法计数器，且具有自启动能力。 6.3.1 寄存器和移位寄存器 寄存器是能够暂时存储二进制数码的电路。一个触发器能存储一位二进制代码，所以用n个触发器组成的寄存器能存储一组n位二进制代码。对寄存器中使用的触发器只要求具有置1、 置0的功能即可，因而无论是用基本RS结构的触发器，还是用数据锁存器、 主从结构或边沿触发结构的触发器，都能组成寄存器。 　　1. 数码寄存器　　 图6-10是由数据锁存器构成的四位数码寄存器。当接收端为逻辑0时，寄存器保持原状态；当需将四位二进制数据存入数据寄存器时，先将要保存的数据D3D2D1D0送数据输入端，再送接收信号(一个正向脉冲)，要保存的数据将被保存在数码寄存器中。 　　2. 移位寄存器　 移位寄存器是具有移位功能的寄存器。移位寄存器的功能和电路形式较多，按移位方向分有左向移位寄存器、 右向移位寄存器和双向移位寄存器；按接收数据的方式可分串行