第二章DSP结构.ppt

第二章 TMS320LF240x CPU的结构 2.1 TMS320LF2407A的功能结构 2.2 总线结构 2.3 CPU的基本结构 2.4 状态寄存器ST0和ST1 2.5 程序控制 2.1 TMS320LF2407A的功能结构 引脚介绍 事件管理器A：三个捕捉引脚，六个PWM，两个定时器（T1和T2）比较输出，一个定时器计数方向，一个定时器外部时钟输入。 事件管理器B：同上（T3和T4）。 模数转换器ADC：16个模拟量输入引脚，两个模拟输入参考电压输入引脚，两个模拟量供电引脚。 引脚介绍 通信：CAN：2个；SCI：2个；SPI：4个。 外部中断及时钟：中断：6个；时钟、FLASH、引导程序等：11个。 仿真及测试：8个。 接口控制信号：12个。 地址及数据总线：32个。 电源引脚：内核电源和I/O缓冲器：21个。 2.2 总线结构 ‘C2XX的内部将程序、数据读和写总线分开，构成6组16位总线。 PAB：程序空间地址总线 PRDB：程序代码数据读取总线 DRAB：数据空间地址读总线 DWAB：数据空间地址写总线 DRDB：数据空间数据读取总线 DWEB：数据空间数据写入总线 2.2 总线结构 2.3 CPU的基本结构 C2XX的CPU主要包括以下一些功能模块： 一个32位的中央算术逻辑单元（CALU）； 一个32位的累加器（ACC）； CALU的输入和输出数据定标器； 一个16X16位的乘法器； 一个乘法定标移位器； 另外，CPU还包括一个辅助寄存器运算单元。 2.3.1 输入定标器 2.3.1 输入定标器 16位数据输入 DRDB（数据读总线）：数据存储器 PRDB（程序读总线）：指令中立即数 输出：32位数据输出到CALU 操作：左移0~16位 指令中的立即数 TREG的最低四位 控制位：SXM 2.3.2 乘法器 2.3.2 乘法器 乘法器的组成： 16位暂存器（TREG） 16*16位乘法器 32位乘积寄存器 乘积定标器 2.3.2 乘法器 16*16位乘法器 输入： 16位暂存器（TREG） DRDB：数据存储器或PRDB：程序存储器 输出：乘法器-乘积寄存器-乘积定标器-CALU或数据存储器 乘积定标器的控制（PM） 00：不移位 01：左移一位 10：左移四位 11：右移六位 2.3.3 中央算术逻辑单元 2.3.3 中央算术逻辑单元 CALU ACC 输出定标器 1. CALU 功能 16位加法 16位减法 布尔逻辑运算 位测试、移位和旋转 1. CALU 输入： 32位累加器 乘积定标器或输入定标器 输出：32位累加器 控制：SXM（ST1.10） 2. 累加器 累加器的内容可执行单个移位或旋转 ACC的高字或低字可送到输出定标器 与ACC相关的状态位和转移控制位 C：C=0（有借位或没有进位）；C=1（有进位或没有借位） OV：OV=1（有溢出） TC：测试位 OVM：OVM=1 正溢出，ACC=7FFFFFFFH；负溢出，ACC 3. 输出定标器 输入：32位累加器 输出：16位数据存储器 操作：左移0~7位 SACH SACL 2.3.4 辅助寄存器算术单元 2.3.4 辅助寄存器算术单元 功能：利用AR0~AR7提供灵活而强大的间接寻址。 辅助寄存器的选择：ARP ARAU操作： 辅助寄存器的加1或减1或变址值 辅助寄存器加减8位常数 将AR0与其它辅助寄存器进行比较 2.4 状态寄存器ST0和ST1 状态寄存器ST0 ARP：辅助寄存器指针，用于选择辅助寄存器。当装载ARP时，ARP的原值被复制到ARB。 OV：OV标志一直保持不变直至复位、LST、OV和NOV的转移指令 OVM：溢出模式 OVM=0，ACC的结果正常溢出 OVM=1，ACC被置为最大正数或最小负数使误差最小 INTM：中断允许位 DP：数据页指针 状态寄存器ST1 ARB：辅助寄存器指针缓冲器 CNF：片内DARAM B0配置位。CNF=0，B0映射到数据区；CNF=1，B0映射到程序区 TC：测试/控制位。BIT、BITT、CMPR、LST、NORM SXM：符号扩展位。SXM=0，抑制符号扩展；SXM=1，数据通过输入定标器送到ACC前进行符号扩展。 状态寄存器ST1 C：进位标志位 XF：XF引脚状态位。XF为通用目的输出引脚，该位决定XF引脚的状态。 PM：乘积移位方式。 2.5 程序控制 1. 程序地址产生 2. 流水线操作 3. 转移、调用和返回 1. 程序地址产生 1. 程序地址产生 硬件：16位程序计数器PC、驱动程序地址总线PAB的程序地址寄存器PAR、8级16位宽度堆栈STACK、1级16位微堆栈MSTACK、重复计数器RPTC 操作：顺序操作、空周期、子程序返回、从表移动