测控在系统编程数字时钟.docVIP

下载本文档

2
0
约4.96千字
约 12页
2018-05-09 发布于天津
举报
版权申诉

测控在系统编程数字时钟.doc

1、本文档共12页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

测控在系统编程数字时钟

显示模块程序 library ieee; use ieee.std_logic_1164.all; entity DISPLAY is port(d:in std_logic_vector(3 downto 0); q:out std_logic_vector(6 downto 0)); end DISPLAY; architecture disp_are of DISPLAY is begin process(d) begin case d is when0000 =q=0111111; when0001 =q=0000110; when0010 =q=1011011; when0011 =q=1001111; when0100 =q=1100110; when0101 =q=1101101; when0110 =q=1111101; when0111 =q=0100111; when1000 =q=1111111; when others =q=1101111; end case; end process; end disp_are; 天模块程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity DAY is port(clk,en:in std_logic; d1,d0:out std_logic_vector(3 downto 0)); end DAY; architecture day_arc of DAY is begin process(clk) variable cnt1,cnt0:std_logic_vector(3 downto 0); begin if clkevent and clk=1 then if en=1 then if cnt1=0011 and cnt0=0000 then cnt1:=0000; cnt0:=0001; elsif cnt01001 then cnt0:=cnt0+1; else cnt0:=0000; cnt1:=cnt1+1; end if; end if; end if; d1=cnt1; d0=cnt0; end process; end day_arc; 显示模块程序 library ieee; use ieee.std_logic_1164.all; entity DISPLAY is port(d:in std_logic_vector(3 downto 0); q:out std_logic_vector(6 downto 0)); end DISPLAY; architecture disp_are of DISPLAY is begin process(d) begin case d is when0000 =q=0111111; when0001 =q=0000110; when0010 =q=1011011; when0011 =q=1001111; when0100 =q=1100110; when0101 =q=1101101; when0110 =q=1111101; when0111 =q=0100111; when1000 =q=1111111; when others =q=1101111; end case; end process; end disp_are; 小时程序模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity HOUR is port(clk,en:in std_logic; h1,h0:out std_logic_vector(3 downto 0); co:out std_logic); end HOUR; architecture hour_arc of HOUR is begin process(clk) variable cnt1,cnt0:std_logic_vect