66组合逻辑电路.pptVIP

6.4 译码器和数字显示 二进制译码器 二-十进制显示译码器 讨论两种译码器： 译码和编码的过程相反。编码是将某种信号或十进制的十个数码(输入)编成二进制代码(输出)。译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。 能完成译码功能的电路称为译码器。根据功能的不同，译码器分为通用译码器和显示译码器两类。 显示译码器是将数字或符号的二进制代码（输入）按其原意译成对应的信号或十进制数码（输出）的逻辑电路，用于驱动各类显示器件。 三位二进制译码器 1. 首先列出译码器的状态表 如果要求对应于输入代码的每一状态，八个输出信号只有一个为1，其余为0，则列出的状态表如下： C B 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 输 出 0 0 0 0 0 0 0 1 Y0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 A 输 入 2.由状态表写出逻辑式 3.由逻辑式画出逻辑图 二-十进制显示译码器 1.半导体数码管构成 半导体数码管(或称LED数码管)的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压流过正向电流时，就能发出清晰的光。 单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体数码管，其管脚排列如图所示。 发光二极管 半导体数码管 半导体数码管将十进制数码分成七段，每段为一发光二极管，其结构如图所示。选择不同字段发光，可显示出不同的字形。 2.半导体数码管接法 半导体数码管中,七个发光二极管有共阴极和共阳极两种接法，如下图所示。前者，某一段接高电平时发光，后者，接低电平时发光。使用时每个管要串限流电阻(约100Ω)。 共阴极 共阳极 * * 半加器 全加器 加法器是用数字电路实现算术加法的电路，数字电子计算机中的四则运算—加、减、乘、除都是转换为加法运算进行的。 加法器可分为： 第 6 章 组合逻辑电路 组合逻辑电路在任何时刻，其输出端的状态仅决定于该时刻各输入信号的组合状态，与电路原来的输出状态无关，即无记忆功能。组合逻辑电路由门电路构成。 6.1 加法器 半 加 器 如果加运算电路仅把加数和被加数同一位的两个数相加，而不考虑从低位送来的进位数，则这种加法运算电路称为半加器。 可见，半加器的功能是完成两个一位二进制数相加。二进制数只有0和1两个数。所以，相加时，应该满足状态表： 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输出 输入 可见，半加器应该有两个输入端，两个输出端。其中Ai 、Bi表示两个相加数，Ci表示进位，Si表示本位和。 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输出 输入 由状态表可写出本位和与进位的逻辑函数式。 　由逻辑函数式可画出半加器的逻辑电路： 半加器逻辑符号： 根据Si=1，按正逻辑写： 全 加 器 如果加运算电路把同一位的加数和被加数以及从低位送来的进位数三者相加，则 可见，全加器有三个输入端—两个相加数Ai和Bi以及从低位送来的进位Ci-1，输出端有两个—本位和数Si和进位数Ci。 列出全加器的真值表见右： 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输出 输入 这种加法运算电路称为全加器。 据状态表可写出本位和与进位的逻辑函数式。由Si=1和Ci=1写 由逻辑函数式可画出逻辑电路如右图示。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输出 输入 全加器的逻辑符号 加法器电路 1. 并行相加串行进位加法器 可用半加器构成 特点：电路简单，但运算速度较慢。 2. 并行超前进位加法器 所谓超前进位加法器，就是在作加法运算的同时，把各位数的进位也算出来的加法器。因为 于是可写出 ……以此类推 教材P225,226改错 6.2