08EE06实验报告3(硬件描述语言的层次化设计)-副本.docVIP

电 子 设 计 自 动 化 实 验 信息学院 08电子C 班级 第 批 实验台编号 姓名 学号 实验名称 实验三、硬件描述语言的层次化设计 实验设备 （1）EDA实验箱(EP2C5T144C),（2）计算机,（3）EDA软件（QuartusII） 实验目的 熟悉利用QuartusII的硬件描述语言输入方法设计电路； 掌握VHDL语言的多层次设计方法和仿真分析方法； 了解功能仿真、时序仿真和时序参数分析的意义。 实验内容 用VHDL语言完成4位锁存器、测频控制器的设计，包括编译、综合；** 采用层次化设计的方法，用元件例化语句写出4位十进制频率计的顶层文件，并给出其测频功能和时序仿真波形图，并加以分析；** 用EDA实验箱进行硬件验证，并分析测量结果;建议硬件测试实验电路采用NO.0电路结构，待测信号F_IN接clock0；测频控制时钟CLK接clock2。；** 在2基础上将其扩展为8位十进制频率计，或带译码输出的4位十进制频率计。 实 验 报 告 要 求 根据以上实验内容写出实验报告： 详细叙述程序设计、软件编译、仿真分析过程； 详细给出程序设计、程序设计分析、仿真波形图及其分析报告； 详细叙述硬件实验过程和实验结果。 实验记录： 仿真分析（目标芯片型号 ，待测信号频率fF_IN=1XX*fCLK,XX为末两位学号）