功能超全的数字钟.docVIP

电子线路课程设计 数字时钟 终期报告 姓名： 学号： 班级：集成09 学院：信息科学与工程学院 一、概述 数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装置等特点。此外，本数字钟还具有校时、整电报时、定时响闹功能。 二、设计要求和任务 设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“24翻1” 。 当电路出现走时误差时，电路具有校时功能。要求手动快校时、快校分或慢校时、慢校分。 3、要求电路具有整点报时功能：将500Hz和1000Hz的信号加到音响电路中，用于模仿电台报时频率：前四响为低音，后一响为高音。 要求电路具有定时响闹功能。 设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHZ时间信号必须做到准确稳定。构成方框图如下： 时显示器 秒显示器 分显示器 时译码器 定时控制 电路 秒译码器 整点报时 电路 分译码器 时计数器 秒计数器 分计数器 校时电路 分频器 振荡器 由图可见：本数字钟电路主要由振荡器、分频器、校时电路、时分秒计数器、译码显示器及整点报时电路、定时控制电路构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲”送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用24进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。校时电路用来对时、分显示数字进行调整；整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时；定时控制电路由指定时刻发出的信号，驱动音响电路。 四、 各部分电路的设计及实现 1．振荡器电路 振荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。 本设计方案采用的是由石英晶体32864Hz组成的振荡器，如下图所示： 石英晶体振荡电路 图1所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 ２、分频器单元电路设计 通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。 本方案选用14级二进制串行计数/分频器CD4060得到精确频率。 CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz。欲得到1秒信号，还需要加入2分频电路（如D触发器）。 CD4060内部结构： CD4060应用电路： 用CD4060搭建的秒脉冲发生器如图： ３、计数器单元电路设计 时间计数单元有时计数、分计数和秒计数等几个部分。 时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。 可用于计数的芯片很多，比如可预置的 4 位二进制同步计数器(74LS161)，可二/五分频十进制计数器(74LS90)，可预置BCD双时钟可逆计数器(74LS192)，双十进制计数器（74LS390）等。 本设计采用74ls160作为计数器分别构成60、24进制计数器。 60进制计数器： 24进制计数器： 4、译码驱动及显示单元电路设计 计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般