并行计算多媒体课件并行体系结构lec07SMP.pptVIP

Parallel Computer Architecture并行计算机体系结构Lecture 8 Overview Review of Lec7 SMP 侦听高速缓存一致性 顺序一致性模型 Review of Lec7 消息传输方式： 存储转发SF(Store-and-Forward) 切通CT(Cut-Through) Review of Lec7(cont’d) 选路算法： 维序选路：在二维网孔中选路时，首先沿X维方向确定路径，然后再沿Y维方向确定路径 （X-Y选路） E-立方选路法 源选路算法 查表选路算法 确定性算法与自适应算法 死锁 交换开关的设计： 内部数据路径 缓冲区 仲裁 Overview Review of Lec7 SMP 侦听高速缓存一致性 顺序一致性模型 第四章 SMP 存储系统的自然扩展 共享高速缓存: 实例 Alliant FX-8 产生1980’s早期 八个 68020s 使用带有 512 KB的交叉cache Encore Sequent 首先是32-bit 微指令 (N32032) 其次是使用共享的cache 不久即将问世的微处理器展望… 优点 一个块在一个高速缓存中只缓存一个 所有被高速缓存的块只有一个拷贝 细粒度共享 通信延迟决定了存取路径适合的存储结构中的层次 2-10 时钟周期 Cray Xmp 有共享的寄存器! 可能的正干扰 一个处理器从另一个处预取数据 缩小总存储量 两个处理器只用一个代码/数据拷贝 Can share data within a line without “ping-pong” long lines without false sharing 缺点 对高速缓存的带宽要求很高 增加了存取延迟 X-bar 更大的cache L1 命中时间决定处理器周期 !!! 潜在的反相关 某个处理器需要另一个处理器的数据 今天很多L2 caches是共享的 基于总线的对称式共享存储 占领了服务器市场 建立针对大型系统的平台；实用的机器 ,直到桌面系统 对并行程序与吞吐量服务器有吸引力 细粒度资源共享 统一的经由loads/stores的存取 Cache中的自动数据移动以及相关复制 有力并代价低的扩展 一般 联合处理器装置存取数据 层次存储支持多处理器的扩展是关键 高速缓存是性能的关键 减少平均延迟 自动复制靠近存储器 减少平均带宽 逻辑上数据从生产都传送到主存再到消费者 store reg -- mem load reg -- mem 一个引起高速缓存一致性问题的例子 事件3后各处理器读到的是不同的u值 采用写回高速缓存, 只有当所在的块被从高速缓存中替换出去时,才将其值写回主存 处理器访问主存时读到的是旧值 在程序中不能容忍这样的错误, and frequent! 高速缓存和高速缓存一致性 高速缓存在下面所有情况中起着关键作用 减少平均数据存取时间 减小带宽需求按照共享连接的要求 处理器的私有高速缓存的问题 同一变量的拷贝可能出现在多个高速缓存中 某一处理器的写操作可能对其它处理器不可见 其它处理器总是存取它们的高速缓存中的旧值 = 高速缓存一致性问题 我们该怎么做? 组织存储结构以消除这个问题 检测并排除这个问题 直观的存储模型 读取某一内存位置的值应当 返回该位置上的最近的值 在单处理器中比较容易 除 I/O操作外 高速缓存一致性问题在多处理器中更加普遍, 更是性能的关键 Overview Review of Lec7 SMP 侦听高速缓存一致性 顺序一致性模型 侦听高速缓存一致性协议 总线是广播媒介 Caches 了解自己所有 高速缓存控制器可以侦听到共享总线上的所有事务 如果一个block含有相关，则需要处理 采取措施保证一致性 使无效, 更新, or supply value 取决于所遵循的协议和块的状态 例子: 写直达使无效 Architectural Building Blocks 总线事务 提取基本系统设计 单一总线连接多个部件 总线协议: 仲裁, 命令/地址, 数据 = 每一个部件 监视每一次传输 Cache 块状态转移图 FSM 指定每个块地位的变化 无效, 有效, 脏的 设计选择 控制器按照处理器指令更新块状态并且监视事件，产生总线传输 监听协议 状态集 状态转意图 动作 基本选择 写直达 vs 写回 无效 vs. 更新 写直达使无效协议 在每个高速缓存中每个块的两个状态 与单处理器中类似 块状态是一个p-维状态向量 与块状态关联的硬件状态位在高速缓存中 其他块可以被视为无效的 (非现在的）状态 写操作使其它高速缓存无效 某一个块可以同时有多个写操作,但是 写操作可以使它们无效 写直达 vs. 写回 写直达协议比较