毕业设计（论文）-CMOS PLL锁相环电路设计汇.doc

摘 要 随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。 本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。 本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。 关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.18μm CMOS工艺 Abstract With the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly. The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the design tools is the Laker. This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements. Key words: PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process 目 录 摘 要 1 Abstract 2 第1章 绪论 4 1.1 锁相技术的发展 4 1.2 锁相环路的主要特性 4 1.3 PLL锁相环的应用领域 5 第2章 基于CMOS锁相环的电路设计 7 2.1 锁相环的基本组成 7 2.2 锁相环工作原理 7 2.3 鉴相器 8 2.3.1 鉴频鉴相器（PFD） 9 2.3.2 鉴频鉴相器设计 10 2.4 环路滤波器 10 2.5 压控振荡器 11 第3章 关于COMS锁相环的版图设计 12 3.1 电路设计 12 3.2 版图设计 12 3.2.1 版图设计规则检查 13 3.2.2 注意事项 13 3.3 锁相环的版图设计 15 第4章 结束语 17 参考文献 18 致谢 19 第1章 绪论 1.1 锁相技术的发展 锁相技术起源于20世纪30年代，提出无线电调幅信号的锁相同步检波技术。锁相同步检波器要求锁相环路以输入的标准调幅波中，能输出准确的跟踪载波分量的等幅波而它们相位保持很小常数或零。40年代，电视技术得到迅速发展，电视接收机从行扫描振荡器输出中取出部分作反馈信号，和从同步分离器来的同步信号经鉴相器进行相位比较，得到相位误差信号经积分器得到控制信号，控制行扫描振荡器，实现同步扫描。50~60年代，随着空间技术的发展，前半期，由于锁相技术中的个别部件的制作费用仍然十分昂贵，所以在使用范围上仍然受到较大限制。由维特毕研究了无噪声锁相环路非线性理论问题，并发表了相干通信原理。后期开始相继研发出集成锁相环部件和单片集成锁相环路。70年代，由于半导体技术和集成电路技术的飞速发展，使锁相技术越来越广泛的应用于电子技术领域。现今，锁相环路理论与研究日趋完善，应用范围遍及整个电子技术领域，随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进，现在品种齐全繁多，提高系统的工作稳定性、可靠性和小型化，目前仍朝着集成化、数字化、多用化的方向迅速发展。 1.2 锁相环路的主要特性 锁相环路具有一些相当优良的功能，且成本低、使用方便，因而它已成为电子技术领域中一种相当有用的技术手段，获得了越来越广泛的应用，并且随着PLL锁相技术的不断发展，其性能也在不断