(数字电子技术)第3章组合逻辑电路.ppt

第3章 组合逻辑电路 　　由图可知，无论任何时刻，只要A、B和CI的取值确定，则S和CO的取值也随之确定，与电路过去的工作状态无关。即有: 3.1.2 组合逻辑电路的结构特点　　组合逻辑电路的结构特点有：　　(1) 输出、输入之间没有反馈延迟通路。　　(2) 电路中不含有记忆功能的元件。 　　通常组合逻辑电路的分析步骤如下:　　(1) 根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出最后输出端与输入信号的逻辑函数表达式。　 (2) 由逻辑表达式列出真值表。　　(3) 根据真值表，对逻辑电路进行分析，最后确定其功能。　　(4) 对原电路进行改进设计，寻找最佳方案(当该电路的逻辑函数表达式不是最简时，需要进行)。 　　例3.2.1 分析图3.2.1所示组合逻辑电路，试说明该电路的逻辑功能。　　解题思路:按照组合逻辑电路的分析步骤，写出函数表达式并化简，然后列出真值表，再根据真值表分析电路的功能。 　　解 (1) 写出输出函数表达式并化简:　　　　　　　　　　Y=AB+AC+BC　 (2) 列出真值表:A、B、C有8种取值，分别代入表达式得到相应的输出，如表3.2.1所示。　　(3) 功能判断:由真值表可见，当输入A、B、C中为1的数大于等于2输出为1，故该电路是3输入多数表决电路。　　(4) 检验原电路设计是否最佳，并进行改进。由图3.2.2的卡诺图可知，该电路已为最佳设计，故不需要再改进。 　　例3.2.2 分析图3.2.3所示电路的逻辑功能。　　解 (1) 写出函数表达式。即 　　(2) 列真值表。真值表如表3.2.2所示。 　　(3) 功能描述。由真值表可看出，这就是一个二变量的异或电路。 　(4) 检验原电路设计是否最佳，并进行改进。由图3.2.4所示，该电路的卡诺图可以重新化简，故电路设计不合理，应加以改进，用一个异或门即可，如图3.2.5所示。 3.3.1 编码器　　1. 普通编码器　　在普通编码器中，最简单的编码器为2n－n二进制编码器，通用的结构如图3.3.1(a)所示，其结构的特点是:① 输入端的个数大于输出端的个数;② 输入端的个数为2n，输出端的个数为n。这种编码器在编码时，任何时刻最多只允许输入一个编码信号，否则输出将发生混乱。现以3位二进制普通编码器为例，分析一下普通编码器的工作原理。 　　图3.3.1(b)为一个8位输入、3位输出的二进制编码器的逻辑图。为此，又将它称为8线—3线编码器。其输出与输入的对应关系由表3.3.1给出。 　　由表3.3.1再经过化简后，可得到输出的最简表达式为 　 图3.3.1就是由式(3.3.1)得到的编码器电路。 　　由表3.3.1不难发现:这种编码器在编码时存在的最大缺点就是任何时刻最多只允许输入一个编码信号，如果在任一时刻，2n个器件中有多个器件同时提出请求，则2n－n普通二进制编码器产生的n位编码中必定有重复编码，这样输出的n位二进制代码与输入请求的对象之间就不再是一一对应的关系。优先编码器可以很好地解决普通编码器存在的问题。 　　2. 优先权编码器　　优先权编码器是在2n－n普通二进制编码器的逻辑结构基础上加以改造的。它在普通二进制编码器的输入部分加上一个优先权处理逻辑。先对输入端进行优先权分配，一旦有多个输入信号同时有效时，输入中优先权最高的信号将封锁所有优先权比它低的输入信号，这样就保证了最多只有一个有效输入(即优先权最高者)送至2n－n普通二进制编码器，从而输出相应的编码。　　例如:一个8线—3线优先权编码器的结构框如图3.3.2(a)所示。 　　设优先权从高至低分配为I7I6I5I4I3I2I1I0，当输入信号为高电位时，即逻辑输入为1时有效。输入信号经优先权处理逻辑处理后，得到中间信号H7、H6…H0，Hi与Ii的关系是:　　当Hi是最高优先权且为1时，Ii也为1。即有: 　　这样，优先权编码器就能很好地解决普通编码器所存在的问题。　　为了判断是否有有效输入请求，以便进行多个优先权编码器的级联，在优先权编码器的输出端还增加一个使能输出EO:　 上式说明，如果输入信号都无效，EO才为有效输出。上述8线—3线优先权编码的逻辑符号如图3.3.2(b)所示。 　　实际应用的MSI优先权编码器产品中，74LS148应用得最广泛，它的逻辑图、逻辑符号如图3.3.3所示，其真值表见表3.3.2。74LS148的输入、输出均为低有效，为了能进行级联以组成输入端更多的编码器，74LS148具有一个使能输入端  及两个使能输出端 　、　。　　由表3.3.2不难发现:输出 　 在 　有效(即为0)且没有信号输入(即所有的输入端均为1)时，　 才