单片机原理及应用系统设计第二章AT89S52单片机的硬件结构.ppt

2.1 AT89S52存储器结构2.2 并行I/O接口2.3 AT89S52的定时/计数器T0、 T1和T22.4 AT89S52的中断系统2.5 AT89S52的串行通信习题二 　　片内程序存储器(内部ROM)、片外程序存储器(外部ROM)、片内数据存储器(内部RAM)和片外数据存储器(外部RAM)，如图2-1所示。 2.1.1 程序存储器　　1. 程序存储器的结构　　AT89S52单片机芯片内配置了8 KB的可编程Flash存储器(在2.1.2节中介绍), 地址为0000H~1FFFH, 可外部扩展到64 KB, 程序存储器的结构如图2-1(a)所示。　　2. 程序存储器中的中断矢量区　　其他6个地址单元的入口地址为中断服务程序的矢量地址, 如表2-1所列。 　　3. 外部程序存储器的扩展　　在AT89S52单片机的芯片内配置有8 KB的Flash存储器, 当不能满足应用系统开发的需要时, 可以扩展外部程序存储器, 最大可扩展至64 KB。这样, 系统程序存储器的整个存储空间最大可扩展为64 KB, 地址范围为0000H~FFFFH, 其中芯片内配置的8 KB的Flash程序存储器地址范围为0000H~1FFFH, 如图2-1(a)所示。AT89S52单片机外部程序存储器的扩展方法如图2-2所示。 2.1.2 片内Flash存储器操作　　片内Flash操作包括对Flash标志字节的读出、并行编程、串行编程、程序加密等。 　　1. 标志字节　　AT89S52的标志字节共有3 B, 具体在存储器中的地址和含义如表2-2所示。 　　2. 程序存储器的加密　　 AT89S系列单片机提供了3位加密位(LB1、 LB2、 LB3), 对每位加密位可维持原来的非编辑状态(U), 也可进行编程(P), 根据每位加密位是否进行了编程便可组合形成几种不同的保护模式如表2-3所示。 　　3. Flash存储器的并行编程　　(1) Flash存储器的并行编程方式。图2-3所示为并行编程的接口电路图。　　(2) 并行编程的算法。从并行编程接口电路可以看出, 当AT89S52单片机编程时, 除了地址线和数据线外还需要一些控制信号。 表2-4所示为编程时这些控制信号的状态情况。 　　(3) 数据查询方式。　　(4) 准备就绪/忙(RDY/　　　)信号。　　(5) 程序的校验。图2-4所示为AT89S52片内Flash存储器并行校验的接口电路。　　(6) Flash程序存储器的片擦除。 　　4. Flash存储器的串行编程　　1) Flash存储器的串行编程方式　　当RST引脚接高电平时, 可通过串行接口ISP对AT89S52 Flash进行编程。串行接口ISP由引脚P1.5/MOSI、P1.6/MISO和P1.7/SCK组成, P1.5/MOSI 作为串行指令的输入引脚, P1.6/MISO为串行数据的输出引脚, P1.7/SCK为串行移位脉冲的输入引脚。串行编程/下载接口电路如图2-5所示。 　　2) Flash存储器的串行编程算法　　(1) 对RST、VCC和GND 引脚加电．　　(2) 在P1.5/MOSI引脚输入编程允许指令。　　(3) 在P1.5/MOSI引脚输入写程序存储器指令。 　　　　3) AT89S52的串行编程指令　　AT89S52单片机的串行编程指令为4B格式, 表2-5给出了AT89S52单片机串行编程指令的格式构成和各指令的编码。 　　在写程序加密位时, 数位B1和B2的值与保护模式的关系如表2-6所示。 　　4) 串行编程模式下的数据查询　　AT89S52在串行编程模式下也具有数据查询功能。在写周期内, 读出最后写入的字节时, 则在串行数据输出口P1.6/MISO引脚上出现写入字节数据最高位的反码。　　图2-6为串行编程模式下的时序图, 表2-7为时序参数。 2.1.3 数据存储器　　1. 内部RAM　　存储器空间如图2-1(b)所示。　　1) 工作寄存器区　　2) 可按位寻址的RAM区　　如表2-8所示, 在内部数据存储区RAM中的20H~2FH共16个单元可进行位寻址, 这一存储空间称为“位寻址区”。　　3) 用户RAM区　　4) 片内高128 B空间 　　2. 外部数据存储器的扩展　　片外数据存储器的扩展方法如图2-7所示。 2.1.4 特殊功能寄存器SFR　　表2-9给出了这些特殊功能寄存器的符号、名称和地址等。 1. 程序计数器PC2. 累加器Acc3. B寄存器4. 程序状态字PSWPSW的格式及位定义如表2-10所示