电子系统课程设计-基于EDA技术的数字时钟设计汇.doc

电子系统课程设计任务书 设计题目：基于EDA技术的数字时钟设计 设计目的：课程设计是一种复杂的学习实践过程。设计过程采用系统设计的方法，先分析任务，得到系统设计的要求，然后进行总体设计，划分子系统模块，然后进行详细设计，编写各个功能子系统VHDL代码并进行功能仿真，最后进行整个系统总装并仿真。 设计内容：设计一个采用0.5英寸LED数码管显示的数字时钟系统，工作电源5V，它采用24小时制，具有“时”、“分”、“秒”显示，并且可以校正时间显示。 设计要求: 由石英晶体多谐振荡器20MHz和分频器产生1Hz标准秒脉冲；（说明:EDA试验箱中晶振频率20MHz，经试验箱内一系列二分频可将频率降低，但无法直接产生1Hz信号，需要大家根据实际情况编制分频器得到1Hz信号）； 秒电路、分电路均为60进制计数，时电路为24进制计数； 数码管采用动态扫描方式； 能动手校时，校时模块功能可以自由发挥。比如可用两个按钮实现校时，A按钮控制调整项目，B按钮调整数字，B按钮还可以根据按下时间长短实现慢调、快调功能。也可以用三个按钮实现增减两个方向的手动校时。校时用按钮开关不能超过4个； 扩展内容：1）进入校时状态后，被调整数字以2Hz闪烁； 2）24/12小时可调，处于12小时制时，要有AM/PM显示； 3）所有开关加入防抖设计； 4）加入检测外部环境亮度功能，夜间自动降低数码管显示亮度； 5）加入整点报时电路； 6）增加秒表功能； 7）增加报闹功能。 6.以上电路功能除外部环境亮度检测电路外均由VHDL代码实现层次式设计，顶层电路可以采用EDA电路图。 设计成果： 课程设计说明书，要求内容完整，图表完备，条理清楚，字迹工整，程序完整有相应的注解，仿真波形设计合理有必要的分析，引用资料要注明出处。 顶层电路原理图，各层电路VHDL代码及仿真波形。 设计说明书目录 一、前言 二、任务分析和方案设计 三、外部输入输出要求 四、内部各功能模块 1）分频模块 2) 秒计数模块SECOND 3) 分计数模块MINUTE 4）时计数模块HOUR 5）整点报时功能模块ALERT 6）扫描模块SELTIME 7）译码显示功能模块DISPLAY 8)按键防抖模块KEY 五、系统顶层设计图 六、各模块块程序 七、心得体会 参考文献 基于EDA技术的数字时钟设计 一．前言 EDA简介 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 三、外部输入输出要求 1.输入接口 代表清零，调时，调分信号RESET、SETHOUR、SETMIN的引脚分别接高电平、KEY1、KEY2；代表计数时钟信号CLK和扫描时钟信号CLKDSP的引脚分别同１HZ时钟源和200HZ（或更高）时钟源相连。 ２.输出接口　　代表扫描显示驱动信号SEL[2..0]连到SEL2、SEL1、SEL0端，段码信号输出abcdefg连接到7段数码管的段码插口abcdefg端，小数点DP输出端同7段数码管的段码插口DP相连；代表扬声器驱动信号的引脚SPEAKER同扬声器驱动接口SPEAKER相连；代表花样LED灯显示的信号引脚LAMP[2..0]同3个LED灯相连。 四、内部各功能模块： FREQ分频模块： 整点报时用的200Hz与时钟用的1Hz的脉冲信号，这里的输入信号是20MHz信号，所以要设计两个分频器，将20MHz变为1Hz、200Hz。程序见后面。例图为1000分频，输入为5MHz，输出为5KHz. 2）秒计数模块SECOND： 60进制，带有进位和清零功能的，输入为1Hz脉冲和高电平有效的清零信号RESET。程序见后面。 3）分计数模块MINUTE 60进制，带有进位和置数功能的，输入为1Hz脉冲和高电平有效的使能信号EN。程序见后面。 4）时计数模块HOUR： 24进制，输入为1Hz脉冲和高电平有效的使能信号EN。程序见后面。 5）整点报时功能模块ALERT： 输入为分／秒信号，输出为SPEAK信号。程序见后面。 6）扫描