第六章时序逻辑电路分析和设计汇.ppt

第六章 时序逻辑电路分析和设计 6.2 时序逻辑电路的一般分析方法 一、分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 二、同步时序逻辑电路的分析举例 例6.2.1：试分析如图所示的时序辑电路。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 ①当X=0时：触发器的次态方程简化为： ②当X=1时：触发器的次态方程简化为： 输出方程简化为： 　 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 6.3 时序逻辑电路的设计方法 一、同步时序逻辑电路的设计方法 ２．同步计数器的设计举例 例6.5.1 设计一个同步5进制加法计数器 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图： 再画出输出卡诺图 可得电路的输出方程： 利用逻辑分析的方法画出电路完整的状态图。 ３．一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 （3）状态化简。观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出状态方程、输出方程和驱动方程。 　 根据状态卡诺图，写出状态方程： 选择触发器，求驱动方程： ４．一般时序逻辑电路设计的几个问题 例 建立一个余3码误码检测器的原始状态图和原始状态表 二、异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。 （2）选择触发器。本例选用下降沿触发的JK触发器。 （3）求各触发器的时钟方程，即为各触发器选择时钟信号。 用逻辑分析的方法画出电路完整的状态图： 6.4 计数器 一、二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3 的周期分别是计数脉冲(CP)周 期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 2．二进制同步计数器 （1）二进制同步加法计数器 （2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各 触发器的驱动方程改为： 当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。 3．集成二进制计数器举例 ① 异步清零。 （2）4位二进制同步可逆计数器74191 二、非二进制计数器 N进制计数器又称模N计数器。 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程: （3）作状态转换表。 （4）作状态图和时序图。 （5）检查电路能否自启动 用同样的分析方法分别求出6种无效状态下的次态，得到完整的状态转换图。 2．8421BCD码异步十进制加法计数器 （3）作状态转换表。 3．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 （2）二—五—十进制异步加法计数器74290 74290的功能： 三、集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数