IntelStratix10MX(DRAM系统级封.PDFVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
IntelStratix10MX(DRAM系统级封.PDF

® ® Intel Stratix 10 MX (DRAM 系统级封 装)器件概述 订阅 S10-MX-OVERVIEW | 2018.02.27 反馈 官网最新文档:PDF | HTML 内容 内容 1 Stratix 10 MX (DRAM 系统级封装)器件概述 3 1.1 Stratix 10 MX 器件 4 1.2 Stratix 10 MX 器件的创新 5 1.3 Stratix 10 MX 功能总结 6 1.4 Stratix 10 MX 结构图 9 1.5 Stratix 10 MX 系列计划 10 1.5.1 可用选项 13 1.6 异构 3D 堆栈式 HBM2 DRAM 存储器 14 1.7 HyperFlex 内核体系结构15 1.8 异构 3D SiP 收发器 Tile 16 1.9 Stratix 10 MX 收发器 18 1.9.1 PMA 功能 18 1.9.2 PCS 功能 20 1.10 PCI Express Gen1/Gen2/Gen3 硬核 IP21 1.11 100G 以太网 MAC、Reed-Solomon FEC 硬核 IP 和 KP-FEC 硬核 IP 21 1.12 10G 以太网硬核 IP21 1.13 Interlaken PCS 硬核 IP22 1.14 外部存储器和通用 I/O22 1.15 自适应逻辑模块(ALM)23 1.16 内核时钟 24 1.17 小数分频综合 PLL 和 I/O PLL25 1.18 内部嵌入式存储器 25 1.19 精度可调 DSP 模块 25 1.20 硬核处理器系统(HPS)28 1.20.1 Stratix 10 MX HPS 的主要功能:29 1.21 电源管理 32 1.22 器件配置和安全器件管理器(SDM) 32 1.23 器件安全 34 1.24 使用 PCI Express 的通过协议配置 34 1.25 部分和动态重配置 34 1.26 快进编译(Fast Forward Compile)35 1.27 单粒子翻转(SEU)检错和纠错 35 1.28 文件修订历史 35 ® ® Intel Stratix 10 MX (DRAM 系统级封装)器件概述 2 S10-MX-OVERVIEW | 2018.02.27 1 Stratix 10 MX (DRAM 系统级封装)器件概述 与分立 DRAM 解决方案相比, Intel® Stratix® 10 MX DRAM 系统级封装(SiP)可以提供高于 10 倍的存储带宽,这满足了下一代设计的存储带宽要求。 Intel Stratix 10 MX 器件集成 3D 堆栈式高带宽 DRAM 存储器(HBM2)和高性能单片 14-nm FPGA 架构芯片,以及多个高速收发器 tile ,全部在一个倒装(flip-chip) FBGA 封装中。 这种新型的器件为 FPGA 提供了最高的存储器带宽,消除了高性能系统(包括数据中心

文档评论(0)

duyingjie1 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档