FPGA设计_历史考卷.doc

试题区：（试题区必须与答题区同时交回，含答题纸、试题纸、草稿纸的装订试卷不能分拆） 一、单项选择题：（20分） 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是___A____。 PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。 敏感信号参数表中，不一定要列出进程中使用的所有输入信号； 进程由说明部分、结构体部分、和敏感信号三部分组成； 当前进程中声明的变量不可用于其他进程。 在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的___C_____。 idata := 32; idata = 16#A0#; idata = 16#7#E1; idata := B#1010#; 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。 FPGA是基于乘积项结构的可编程逻辑器件； FPGA是全称为复杂可编程逻辑器件； 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； 在Altera公司生产的器件中，MAX7000系列属FPGA结构。 进程中的变量赋值语句，其变量更新是__B_____。 立即完成； 按顺序完成； 在进程的最后完成； D.都不对。 VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述____D_____。 器件外部特性； 器件的综合约束； 器件外部特性与内部功能； 器件的内部功能。 CASE语句是＿＿A＿＿ A. 顺序语句 B. 并行语句 C. 其它 D.组合逻辑控制电路语句 LIBRARY __A___; USE IEEE.STD_LOGIC_1164.ALL; A. IEEE????? B. STD???? C.WORK D.ENTITY counter IS 下列标识符中，____B_____是不合法的标识符。 A. State0 B. 9moon C. Not_Ack_0 D. signall 关于VHDL中的数字，请找出以下数字中最大的一个：___A_____。 2#1111_1110# 8#276# 10#170# 16#E#E1 10．下列EDA软件中，哪一个不具有逻辑综合功能：____B____。 Max+Plus II ModelSim Quartus II Ｄ．Synplify 二.简答题30分（每题5分）。 1．根据下面的VHDL语句，描述出相应的电路原理图。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY cfq_1 IS PORT (d，cp :IN std_logic; q，nq :OUT std_logic); END cfq_1; END ar_4; ARCHITECTURE ar_4 OF cfq_1 IS BEGIN PROCESS (CP) BEGIN IF cp=′1′ THEN q = d; nq =NOT d; END IF; END PROCESS; 2．quartusⅡ开发工具为设计者提供了哪些库？各有什么功能？ IEEE;STD;WORK;VITAL;IEEE标准的程序包和其他一些支持工业标准的程序包； STD标准定义了两个标准程序包，即STANDARD和TEXTIO,随时调用这两个程序包中所有内容 WORK设计的现行工作库，用于临时存放用户设计和定义的一些设计单元和程序包，用户设计项目的成品、半成品模块以及先期设计好的元件。 VITAL在仿真器中使用，库中包含程序包VITAL_TIMING和VITAL_PRIMITIVES. 3．quartusⅡ开发工具,图形文件的扩展名是 ? 波形文件的扩展名是 ? 使用VHDL语言，文本设计文件的扩展名是? 图形文件的扩展名是gdf 波形文件的扩展名是wdf 使用VHDL语言，文本设计文件的扩展名是vhd、tdf或v 4．简述FPGA的结构 答：FPGA由可编程逻辑块（CLB）、输入/输出模块（IOB）及可编程互连资源（PIR）等三种可编程电路和一个SRAM结构的配置存储单元组成。 1．可编程逻辑块（CLB） CLB主要由逻辑函数发生器、触发器、数据选择器等电路组成。 2．输入/输出模块（IOB） IOB主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。 3．可