EDA 四位加法器 实验报告.docxVIP

课程名称： EDA技术与 VHDL 实验题目： 四位加法器设计 班级学号：姓 名：成 绩：实验报告一、 实验目的 1 二、 实验任务 1 三、 系统总体设计 1 四、 VHDL程序设计 1 1. 用原理图输入方式设计半加器 2 2. 全加器的设计 4 3.4位全加器的设计 5 五、仿真 5 六、仿真结果分析 6 实验目的熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计把握文本和原理图输入方式设计的详细流程。实验任务按照4.3节完成半加器和全加器的设计，包括用文本或原理图输入、编译、综合、适配、仿真、实验系统的硬件测试，并将此全加器电路设置成一个元件符号入库。系统总体设计VHDL程序设计用原理图输入方式设计半加器打开原理图编辑窗口。打开QuartusⅡ，选择File→New命令，在弹出的New对话框中输入Block Diagram/Schematic File,单击OK建立一个初始原理图。在编辑窗口右击鼠标，在弹出的对话框中输入元件名，单击OK，将元件调入原理图编辑窗口。原理图文件存盘。选择File→Save As命令，将此原理图文件先存于刚才建立的目录D：\adder中，将已设计好的原理图文件取名为h_adder.bdf。创建原理图文件为顶层设计的工程。然后将此文件h_adder.bdf设定为工程。绘制半加器原理图。创建工程后即进入了工程管理窗口，设工程名是h_adder。双击原理图编辑窗口任何位置，在弹出的对话框Name中输入and2、xor、和输出引脚output。用拖动的方法接好电路，在input和output引脚用键盘输入各引脚名：A、B、CO和SO。原理图如图测试半加器。全程编译后对此半加器工程进行仿真测试。仿真波如图所示，（7）封装。在半加器原理图文件→h_adder.bdf处于打开的状态下，选择File→Create/Update→Creat Symbol Files for Current File命令，即可将当前电路图变成一个元件符号存盘。h_adder.bsf。全加器的设计打开QuartusⅡ，选择File→New命令，在弹出的New对话框中输入Block Diagram/Schematic File,单击OK建立一个初始原理图。在编辑窗口右击鼠标，在弹出的对话框中输入元件名，单击OK，将元件调入原理图编辑窗口。将打开的空的原理图存盘于D:\adder，文件取名为f_adder.bdf。将其设置为新的工程建立工程后，在新打开的原理图编辑窗口双击，选中Project选项，选择先前存入的h_adder元件，调入原理图编辑窗口。再调入相关元件，连接好全加器。测试全加器全程编译后对此半加器工程进行仿真测试。仿真波如图所示，（7）封装。在全加器原理图文件→f_adder.bdf处于打开的状态下，选择File→Create/Update→Creat Symbol Files for Current File命令，即可将当前电路图变成一个元件符号存盘。f_adder.bsf。3.4位全加器的设计打开QuartusⅡ，选择File→New命令，在弹出的New对话框中输入Block Diagram/Schematic File,单击OK建立一个初始原理图。在编辑窗口右击鼠标，在弹出的对话框中输入元件名，单击OK，将元件调入原理图编辑窗口。将打开的空的原理图存盘于D:\adder，文件取名为adder31.bdf。将其设置为新的工程建立工程后，在新打开的原理图编辑窗口双击，选中Project选项，选择先前存入的h_adder和元f_adder件，调入原理图编辑窗口。再调入相关元件，连接好4位全加器。五、仿真打开波形编辑器。选择File→New命令，在New命令中选择Vector Waveform File选项。单击OK。设置仿真时间区域。Edit→ End Time命令，在Time中输入55，单位微秒。OK波形文件存盘。选择File → Save As命令，将波形文件存入文件夹中将工程的端口信号节点选入波形编辑器中。View→ Utility Windows→ Node Finder命令，在Filter下拉框中选择 Pins:all，然后单击L ist ，于是下方Nodes Found的窗口中出现该工程的所有端口名。设置激励信号波形。对波形文件再次存盘。仿真器参数设置。选择Assignment→Settings命令，在Settings窗口下选择Category→Simulator Settings。选择Timing，选择激励文件名。选择Simulation