去藕电容和旁路电容.pdfVIP

看了很多关于旁路电容和去藕电容的文章，有代表性的如下： 1. 退耦电容的选择和应用 2. 十说电容 3. 关于旁路电容和耦合电容 4. 关于旁路电容的深度对话 对于以上的文章，我是很佩服的，我按照它们的思路把问题推演和考证了一下，参考了一些 数据，自己推导一下电容模型的阻抗曲线，试图做的就是让问题更明显一些。打算把这个问 题分成两个部分，第一个就是原理上去验证，第二个就是从实际的例子去推演。各位看完有 任何意见请留言。 先看看此类电容的应用场合： 根据以上电路来说，由一个电源驱动多个负载，如果没有加任何电容，每个负载的电流波动 会直接影响某段导线上的电压。 瞬间冲击电流的产生原因 1.容性负载 来分析一下数字电路的电流波动，数字电路的负载并不是纯阻性的，如果负载电容比较大， 数字电路驱动部分要把负载电容充电、放电，才能完成信号的跳变，在信号上升沿比较陡峭 的时候，电比较大，对于数字芯片来说，新派驱动部分电流会从电源线上吸收很大的电流， 由于线路存在着的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于 正常情况来说实际上就是一种噪声，会影响前级的正常工作，下图反应了工作情况 2.输出级控制正负逻辑输出的管子短时间同时导通，产生瞬态尖峰电流 PMOS和 NMOS同时导通的时候出现的电流尖峰。 电压塌陷噪声 我们考虑数字电路内部结构一般由两个 Mos 管组成，为了便于分析，我们假设初始时刻传输 线上各点的电压和电流均为零。现在我们分析数字器件某时刻输出从低电平转变为高电平， 这时候器件就需要从电源管脚吸收电流（上面一个分析的是容性负载，现在考虑的是阻性负 载）。 从低到高（L=H） 在时间点T1，高边的PMOS 管导通，电流从 PCB板上流入芯片的 VCC 管脚，流经封装电 感 L.vcc，通过 PMOS 管和负载电阻最后通过返回路径。电流在传输线网络上持续一个完整 的返回时间，在时间点 T2 结束。之后整个传输线处于电荷充满状态，不需要额外流入电流 来维持。 当电流瞬间涌过 L.vcc 时，将在芯片内部电源和 PCB 板上产生一个电压被拉低的扰动。 该扰动在电源中被称之为同步开关噪声（SSN）或 Delta I噪声。 从高到低（L=H） 在时间点T3，我们首先关闭 PMOS管（不会导致脉冲噪声，PMOS 管一直处于导通状态且 没有电流流过的）。同时我们打开 NMOS 管，这时传输线、地平面、L.gnd以及 NMOS 管形成 一回路，有瞬间电流流过开关 NMOS管，这样芯片内部至 PCB 地节点前处产生参考电平被抬 高的扰动。该扰动在电源系统中被称之为地弹噪声（Ground Bounce）。 实际电源系统中存在芯片引脚、PCB 走线、电源层、底层等任何互连线都存在一定电感 值，就整个电源分布系统来说来说，这就是所谓的电源电压塌陷噪声。 去藕电容和旁路电容 去藕电容就是起到一个小电池的作用，满足电路中电流的变化，避免相互间的耦合干扰。 关于这个的理解可以参考电源掉电，Bulk电容的计算，这是与之类似的。 旁路电容实际也是去藕合的，只是旁路电容一般是指高频噪声旁路，也就是给高频的开关 噪声提高一条低阻抗泄防途径。 所以一般的旁路电容要比去藕电容小很多，根据不同的负载设计情况，去藕电容可能区别 很大，当旁路电容一般变化不大。关于有一种说法“旁路是把输入信号中的干扰作为滤除对 象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源”，我个人不太同意， 因为高频信号干扰可以从输入耦合也可以从输出耦合，去藕的掉电可以是负载激增的输出信 号也可以是输入信号源的突变，因此我个人觉得怎么区分有点纠结。 电容模型分析 如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提供电量的 能力越强，由此引起