- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子钟设计DE2(9.0版)
《基于软核技术的嵌入式系统设计》
实验五(上)、NiosII系统设计——电子钟
北京交通大学 计算机学院
教师:丁晓明
本实验指导书演示了NiosII系统的硬件设计,软件设计,能实现一个电子钟功能。
本实验在前面实验的基础上,同学已经能熟练的使用QuartusII软件和模块化输入方法。
本实验主要包括SOPC Builder,NiosII IDE,QuartusII的使用,主要目的在于指导同学学习如何定制一个NiosII硬件系统和如何在此基础上编写软件程序。
实验条件:
SCyclone EP2C35教学套件
QuartusII 9.0
SOPC Builder 9.0
NiosII 9.0
NiosII IDE
在本实验中,我们将以cyclone ⅡEP2C35学习板为平台,介绍开发一个电子钟的软、硬件方案设计,涉及到的代码,只需要按照实验指导书将代码拷贝到工程文件夹中即可。
系统软、硬件需求分析:
1. 该系统要实现的功能:
(1). 在数码管上显示时间
(2). 对时间能够进行设置
2. 硬件系统组成规划
根据系统要实现的功能和开发板配置,本项目中需要用到的cyclone Ⅱ开发板上的外围器件有:
数码管:电子钟显示屏幕
按钮:电子钟设置功能键
Flash存储器:存储软、硬件程序
SDRAM存储器:程序运行时将其导入SDRAM
根据所用到的外设和器件特性,在SOPC Builder中建立系统要添加的模块包括:NiosII CPU定时器,按键PIO,LCD, 外部RAM总线(Avalon三态桥),外部RAM接口,外部Flash接口。
3.软件系统规划
要实现系统所需的功能,大量的工作应该集中在软件设计和优化上。电子钟的软件功能主要分为显示、设置和时间算法三大部分。
1. 显示部分
显示部分的功能包括:
显示时间(分钟:秒)
2. 设置部分
设置部分的功能包括:按位分别对分钟、秒进行设置。
设置部分的程序主要用在对按键的响应。在编写程序前要对cyclone Ⅱ开发板上的四个按键功能进行如下分配:
(1). 主菜单
(a). SW0:设置选择键,可依次选择设置小时,分钟,年份,月份和日期
(b). SW1:显示日期键
(c). SW2:显示时间键
(2). 子菜单(即进入对某个选项设置后的键盘功能):
(a). SW1:选项数字增加
(b). SW2:选项数字减少
(c). SW3:退出对选项的设置,返回主菜单
3. 时间算法部分
时间算法部分的功能包括:
(1). 时间累加
(2). 确定每个月的最大天数,使年、月、日能正确累加
通过对软件要完成的功能进行分析可以看出,这里只有按键响应和显示部分需要涉及硬件,其它子程序可在进行硬件设计的同时开始编写。
4. 软件流程图
实验内容:
1. 系统硬件
首先新建工程,添加所需文件.
(2)然后点击 Tools-SOPC Builder,进入SOPC Builder,运行SOPC Builder,为设计命名为nios2,选择VHDL。
(3)给要设计的系统模块命名,此处我们命名为system_0;Target HDL项,选择VHDL,指定设计中各模块生成的HDL类型,命名完毕,点击OK。
(4)Clock为50MHz,Target Device Family为cyclone Ⅱ,clk_0改为clk。
(5)双击Avalon Components ( NiosII Processor,添加一个 NiosII/f 处理器
Instruction Cathe:4KB
JTAG调试模块等级:Level 1
然后点击Finish。
(6)添加 JTAG UART,在interface protocols/serial选项卡下选择Create ModelSim alias to open a window showing output as ASCII text,其他设置保持默认状态,如下图。
(7)添加自定义外设sdram_0,并改名为ext_ram.
数据位宽为16位,其它默认。
(8)添加Flash Memory Interface(CFI),改名为ext_flash。
(9)添加Flash存储器,地址宽度22bits,其它使用默认设置。
(10)添加avalone-MM triState Bridge,设置为register,命名为ext_ram_bus.
(11)添加一组PIO(Parallel I/O)宽度设置为4位,方向设置为输入
在input option项,按如下设置,其他保持缺省设置,并命名为button。
(12)添加定时器
您可能关注的文档
最近下载
- 钢结构加工制作方案 (2).doc VIP
- 检验科病例讨论PPT课件.pptx VIP
- SIMATIC WINCC V7.5使用C脚本通过画面结合结构变量实现多个电机的控制功能.docx VIP
- PS液压盘式刹车零件图册.pdf VIP
- bim实施管理标准(深圳).pdf VIP
- (高清版)DB41∕T 1993-2020 山水林田湖草生态保护修复工程监理规范.pdf VIP
- 中国当代文学完整课件.ppt VIP
- 眼睑痉挛残疾指数、Jankovic、西多伦多痉挛性斜颈评分量表、颅颈肌张力障碍问卷、嗓音障碍指数.docx VIP
- 经史子集国学文库:史部·地理·长乐六里志.pdf
- 淮南市社区工作者招聘笔试真题2024.docx VIP
文档评论(0)