数字电子技术基础复习题及答案.docVIP

复习题 一、填空题 (48)10 =( )２时，输出代码是 。 若将一个异或门（输入为A、B）当作反相器来使用，则输入A、B端 。 逻辑函数式，其反函数 。 555定时器可以组成 、 、 。 用级触发器组成进制计数器，其无效状态个数为(110011)2为有符号数，则其反码为，补码为 =( )２=( )8=( )10=( )8424BCD 个201同或的结果为 。 三态门的输出可以并联使用，实现 功能 14.一个8线-3线优先编码器，输入高电平有效，Y7最优先，当Y0Y1Y2Y3Y4Y5Y6Y7，输出代码是 。 15.四个逻辑变量共有 个逻辑相邻项 16 5个触发器构成环形计数器，共有 个有效状态。 17 4个逻辑变量；一共构成 个最小项。 18.用5级触发器组成扭环形计数器，其无效状态个数为 个 。 19. 一个四位二进制加法计数器，其状态初始值为1010，经过100个时钟周期以后，该计数器的状态值为 。 20. 如(1100100)2为有符号数，则其反码为 ，补码为 。 二、判断题 1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ） 2．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 3. 时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（　 　） 4.编码与译码是互逆的过程。（ ） 5.同步时序电路具有统一的时钟CLK控制。（ ） 6.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ） 7.D触发器的特性方程为Q*=D，与Q无关，所以它没有记忆功能。（ ） 8.用数据选择器可实现时序逻辑电路。（ ） 9.16位输入的二进制编码器，其输出端有4位。（ ） 10.时序电路不含有记忆功能的器件。（ ） 三、分析设计题 1.用公式法化简式子 2.利用3线-8线译码器74HC138和门电路产生如下函数。 3.若主从SR触发器的CLK、S、R的波形如图中所示，试画出的波形，假定触发器的初始状态为Q=0。 分析所示时序逻辑电路的逻辑 5.分析右下图所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利用此方法实现75进制的计数器，画出对应的电路图（，芯片已给出），其中计数器74160的功能表如下所示见左下图所示。 、分析与设计 6、如图1，组合逻辑电路 （1）写出Y1、Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能 图1 7. 用与非门设计一个3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。要求：（1）、列出真值表；（2）、写出输出逻辑函数式；（3）用74LS138和与非门实现画出电路图；（4）用74LS153实现。画出电路图：74LS138和74LS153符号图如图2 （ 图2 图4 8、图4所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在6个CLK脉冲（自己画脉冲）作用下输出端Y对应的电压波形。设触发器的初始状态Q=0（8分） 9、74LS161为四位同步二进制计数器，其功能如下表1所示 （15分） 表1 CP EP ET 工作状态 X 0 X X X 置0 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（但C=0） 1 1 1 1 计数 分析下图5所示电路，说明它是多少几进制计数器？简述理由 如要改为100进制计数器，如何改动电路，画出电路图。 图5 10.