原创力文档- 1、本文档共8页，其中可免费阅读3页，需付费180金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
一 VHDL实现万年历
该数字时钟实现了调时、年、月、日、时、分、秒、星期的显示功能，无需接译码器，可直接接七段共阴极数码管，总体结构如下图所示：
????????????????????????? 图一数字时钟RTL图
1：CLK（时钟信号模块）如下所示：
牋牋牋牋牋牋牋牋牋牋牋牋 ????????????图二时钟产生模块RTL图
?
其中，CLK为1MHZ的晶振输入，CLKN为正常工作时钟（1HZ），CLKS（2HZ）为时钟调整时所用时钟，CLK_SACN（1KHZ）为扫描显示输出模块所用时钟频率。
2：DISPLAY（扫描显示模块）如下图所示：
???????????????????
文档评论（0）