版图绘制及VIRTUOSO的使用汇.ppt

共85页 版图绘制及Virtuoso的使用 周海峰 2008年9月24日 典型深亚微米工艺流程 Design Rule的简介 Virtuoso软件的简介及使用 版图设计中的相关主题 1 典型深亚微米工艺流程 这里介绍目前比较普通的N阱CMOS工艺流程，用到的wafer是p型衬底，所以需要用nWELL来构建p沟器件，而n型MOS管就构建在p衬底上，而对于SMIC工艺来讲，NMOS构建在nWELL的反版也就是pWELL中。 第一张mask定义为n-well(or n-tub)mask a)离子注入：制造nwell。 b)扩散：在所有方向上扩散，扩散越深，横向也延伸越多。 第二张mask定义为active mask。 有源区用来定义管子的栅以及允许注入的p型或者n型扩散的管子的源漏区。 忽略版图中无法体现的一些mask：诸如channel stop、阈值电压调整等 要介绍的第三张mask为poly mask： 它包含了多晶硅栅以及需要腐蚀成的形状。这还用来定义源漏的自对准。 第四张mask定义为n＋mask，用来定义需要注入n＋的区域。可以看到多晶硅栅用来作为源漏的自对准层。这里的注入为两次注入，首先轻掺杂注入，在栅上生成一层氧化层后再重掺杂注入，形成LDD结构。 第五张mask是p＋mask。 p＋在Nwell中用来定义PMOS管或者走线；p＋在 Pwell中用来作为欧姆接触。LDD不必用来形成 PMOS，这是因为热载流子在PMOS中受影响小。 第六张mask就是定义接触孔了。 首先腐蚀SiO2到需要接触的层的表面。其次要能够 使金属接触到扩散区或者多晶硅区。 第七张mask就是金属1（metal1）了。 需要选择性刻蚀出电路所需要的连接关系。 至此，一个反相器的完整版图就完成了。 2 Design Rule的简介 一个简单的例子 3 Virtuoso软件的简介及使用 You use the Virtuoso layout tools to prepare custom integrated circuit designs. Create and edit polygons, paths, rectangles, circles, ellipses, donuts, pins, and contacts in layout cellviews Place cells into other cells to create hierarchical designs Connect a pin or group of pins in a net internally or externally Create special pcells or use SKILL language commands Starting the Layout Editor To start the Virtuoso layout editor software, you must type the name of an executable in an xterm window. layout – includes the layout editor, Assura internactive verification products, plotting, and physical translators layoutPlus – includes all of the above, plus the Virtuoso compactor and Virtuoso XL icfb – includes all cadence custom IC design tools, front to back design environment Create Layout Cellview File-New-Cellview Virtuoso Layout Editor Design Window Using the Icon Menu Controlling the Icon Menu Layout Editor 菜单（1） Layout Editor 菜单（2） Setting Up Your Environment Setting Layout Editor Defaults: Before you can start working in the Virtuoso layout editor, several startup files must be initiated. Some of the things these files do include setting up your environment, pointing to l