（康）数字第五章（总）.ppt

本章重点与难点： 重点：触发器逻辑功能表示方法---特性表、特性方程、状态转换表、状态图、时序图。 难点：区别触发器的电路结构与逻辑功能的概念。 概 述 3、触发器的分类 5.1 触发器的电路结构与工作原理 5.1.1 基本RS触发器 5.1.1 基本RS触发器 5.1.1 基本RS触发器 5.1.1 基本RS触发器 5.1.1 基本RS触发器 5.1.1 基本RS触发器 4、逻辑功能 4、逻辑功能 5、应用举例 工作原理： 例2 消除机械开关振动引起的抖动现象 基本RS触发器存在的问题： 5.1.2 同步RS触发器 2、工作原理 4、 逻辑功能 4、 逻辑功能 5、工作波形 6、时序电路分析举例 同步RS触发器存在的问题： 5.1.3 主从触发器 5.1.3 主从触发器 5.1.3 主从触发器 3、主从JK 触发器 例1 主从JK 触发器的输入信号CP、D 的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。 例2 设负跳沿触发的JK触发器的时钟脉冲和 J、K 信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。 5.1.4 边沿触发器 2、工作原理 2、工作原理 2、工作原理 3、触发方式 4、 逻辑功能 工作波形 二、边沿JK触发器 5.2 触发器的功能 5.2 触发器的功能 1、 RS 触发器功能分析 2、 集成RS 触发器 主从RS 触发器74LS71功能表 5.2.2 JK触发器(主从JK触发器) 5.2.2 JK触发器(主从JK触发器) JK 触发器的状态转换图 （3）工作波形 2 集成主从JK触发器---HC76 JK触发器HC76的逻辑功能表 5.2.3 T 触发器 1、 集成边沿D触发器 2、逻辑功能表 例 7474电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。 CP D L Q Q J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK 触发器真值表 J(K) 解：J=D，K= D, 只有置0和置1两种功能。 在CP脉冲的低电平期间将输入信号存储于主触发器。 在CP脉冲的高电平到来时发生状态变化。 高电平触发 3、主从JK 触发器 在CP脉冲的高电平期间信号存储于主触发器。 在CP脉冲的低电平到来时发生状态变化。 C1 J CP 1J 1K Q Q K 3、主从JK 触发器 1、电路结构和逻辑符号 逻辑图 逻辑符号 预 置 端 清 零 端 1 0 1 0 0 1 1 1 1 1 1 1 1 0 SD、RD分别为直接置1和置0 信号，低电平有效。 基本RS触发器 一、 维持阻塞D触发器 SD=RD =1 0 1 1 1 1 Qn+1=Qn D D CP = 0 5.1.4 边沿触发器 CP = 0 期间D信号存于Q6 一、 维持阻塞D触发器 CP由0变1 D D D D D D 在CP脉冲的上升沿到来时，触法器的状态改变，且与D信号相同 SD=RD =1 2、工作原理 5.1.4 边沿触发器 一、 维持阻塞D触发器 SD=RD =1 CP=1 D D 1 若Q3=0， Q4=1 0 1 1 0 置0维持线， 置1阻塞线 1 0 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 CP=1 D D 1 若Q3=1， Q4=0 1 0 0 置1维持线，置0阻塞线 1 1 SD=RD =1 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。 5.1.4 边沿触发器 逻辑符号 一、 维持阻塞D触发器 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 特性方程 Qn+1=D 状态转换图 D 5.1.4 边沿触发器 一、 维持阻塞D触发器 D 触发器的逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 维持阻塞D触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前 瞬间输入信号D。 5.1.4 边沿触发器 一、 维持阻塞D触发器 下降沿触发的边沿JK触发器 上升沿触发的边沿JK触发器 5.1.4 边沿触发器 JK 触发器逻辑符号 5.2.1 RS 触发器 5.2.2 JK 触发器 5.2.3 T 触发器 5.2.4 D 触发器 5.2.1 RS触发器（以RS主从触发器为例） S CP R G 8 G 7