《数字设计—原理与实践》课程设计.docVIP

《数字设计—原理与实践》课程设计 题目：1.使用74LS83构成4位二进制全加\全减器 2.1011序列发生器和检测器 学院： 学号： 姓名： 日期： 组合逻辑设计 题目：使用74LS83构成4位二进制全加\全减器。 具体要求:1）列出真值表； 2）画出逻辑图； 3）用Verilog HDL进行仿真； 1.设计思路及原理分析 全加器是除本位数字相加外，还考虑进位输入和进位输出的加法器，全减器同理，考虑借位输入和借位输出。本次主要应用74LS83来实现设计要求，74LS83是四位二进制先行进位加法器，所以显然可以直接接入输入获得全加器，所以本次设计重点在于四位全减器的设计。 我们知道，对于串行进位加法器，可略加改进获得相应的减法器，基本原理如下式： 即将减法变为加法，而，这里利用了补码的基本性质，具体实现时可以将减数逐位取反，然后最低位加1。又因为全加器时为为进位输入，全减器时应变为借位输入，所以要减去，且全加器的输出端为进位输出，而全减法器应该输出借位输出，而进位输出与借位输出恰好是反向的关系，所以将取反后即得到全减器的借位输出，据此，可以在全加器的基础上设计全减器。 因为四位的全加全减器真值表行数太多，不方便一一列出，征求老师许可后，只列举出部分典型的数据组合，由局部推知整体，具体如下： 0 0 0 1 0 0 1 0 1 0