第1章 DSP芯片概述.pptVIP

DSP的两种含义 DSP的特点 (3)外部扩展接口XINTF 高达1MW的寻址空间,分为5块空间,便于开发复杂的应用系统。 支持可编程的等待状态和读写选通时序，便于灵活配置DSP与扩展芯片间的时序。 提供三个独立的片选信号，简化了系统硬件设计。 (4）两个事件管理器EVM 每个EVM模块包括： 8通道16位PWM 死区产生和配置单元 外部可屏蔽功率或驱动保护中断 正交脉冲编码接口（QEP） 三个捕捉单元，捕捉外部时间 特别适合于电机控制 (5）串行通信外设 一个高速同步串行外设接口（SPI） 两个UART接口模块（SCI） 增强的CAN2.0B接口模块 多通道缓冲串口（McBSP） (6）ADC模块 F2812内含一个12位的A/D转换器； 有两个8通道的采样保持器（S/H)； A/D转换周期为200ns； 要求模拟输入电压0～3V。 （7）eCAN模块 eCAN模块是一种片上增强型控制器，其性能较之已有的DSP内嵌CAN控制器有较大的提高，而且数据传输更加灵活方便，数据量更大、可靠性更高、功能更加完备。它可以在波特率高达lMb／s的条件下稳定、可靠地传输数据，而且延迟时间很少。 (8）其它外设： 锁相环（PLL）控制的时钟倍频系数 看门狗定时模块 三个外部中断 3个32位CPU定时器 128位保护密码 高达56个通用I/O引脚 支持IDLE,STANDBY,HALT等省电模式 使用片内振荡器：这种模式允许一个外部晶体振荡器来为整个器件提供时钟信号。 使用外部时钟或有源晶振： 通过锁相换环控制寄存器PLLCR可以配置是否使用PLL。 外设时钟控制寄存器（PCLKCR） 高速外设时钟预定标寄存器（HISPCP） 其作用是对高速时钟外设 （ EVA、EVB和ADC）进行配置。 低速外设时钟预定标寄存器（LOSPCP） 其作用是对低速时钟外设 （ SCIA、SCIB、SPI、McBSP）进行配置。 一个完整的DSP系统必须具有与硬件仿真器的标准接口，借助于仿真接口用户可以通过PC调试和下载应用程序到目标应用板。F2812的仿真电缆和DSP芯片的JTAG仿真接口是通过一个14脚的双排插头/插座连接起来的。TI的通用JTAG仿真接口的信号定义如图1.7所示，其中引脚6无定义，常用于保证仿真电缆插头与DSP芯片的JTAG仿真接口正确连接。图1.8表述了应用板上DSP芯片与JTAG仿真器的连接关系。 特别要注意以下几点问题： 1)要求安装仿真器的计算机与DSP应用系统可靠接地； 2)禁止带电插拔JTAG接头； 3)正确的操作顺序是：先退出计算机系统的仿真窗口，然后再将DSP应用板断电，否则可能出现仿真器不能正常运行的情况。 调试 有单步调试、运行到光标处、 运行到断点处、停止， 以及全 速运行等。 Breakpoints（添加断点）： 当程序运行遇到断点时，程 序自动停止并跳出。 Step Into（单步运行）：可 以单步运行程序，并观察各 变量及寄存器的状态，可以 方便地调试程序。 Step out:跳出当前执行的子 程序，返回到上一级程序代码。 Run:自由运行程序。 Halt:暂停正在运行的程序。 编译、链接时，CCS下面的输出窗口会显示相应的状态信息。如果CCS的编译链接过程出现问题，CCS会给出提示，用户可以根据提示的信息，寻找问题出现在什么地方。双击该错误提示，光标会跳转到错误行上，可以检查是不是有语法等错误，直到无任何错误信息。 打开File,选择“Load Program”装载应用程序。经过编译、链接后生成的代码文件在工程文件夹中的Debug文件夹中，.out文件，通过File\Load Program加载此文件。如图1.30所示。 运行程序。 * 浮点DSP具有极高的运算精度、适于需要大量高精度运算的场合。 相比之下，通常定点DSP的时钟频率略高些。 C4×和C8×已不多用。 * C2000－－面向高性能的数字控制、运动控制，片内资源丰富。 C5000－－面向消费类数字市场，低功耗的手持设备（电池供电）。如MP3、GPS、3G移动电话、数码相机等。 C6000－－面向高性能、多功能、复杂的应用领域。无线通信基站、3D图象的虚拟现实等 * C28X与24×相比，运算能力提高20倍（字长16/32位，频率40MHz/150MHz）。 价格：24×－－30～120元；28×－－150～200元。 24×与单片机相比，价格仍偏高。 不易专门用于数字信号处理，否则导致片内资源浪费。 应用领域：电机控制、UPS、高性能数据采集与处理。 * DSP适于运算密集型的任务，价格略高，体积和功耗略大。 专用微处理器使用方