基于JK触发器的12归1计数器的设计与实现.pdfVIP

第 12卷 第5期 电子元器件主用 V01．12No．5 2010年5月 ElectronicComponent DeviceApplications Mav．2010 doi：lO．3969j／．issn．1563-4795．2010．05．007 基于JK触发器的12归1计数器的 设计与实现 白志艳，袁小平 (中国矿业大学信 电学院，江苏 徐州 221116) 摘 要 ：触发器是数字电路 的基本逻辑单元之一 ，也是构成各种时序 电路的最基本逻辑单 元。文中给出了基于JK触发器来设计十二归一计数器的设计和 实现方法 ，并通过EWB软件进 行 了仿真。 关键词 ：JK触发器；120~-1；计数器；时序 电路 O 引言 计数和异步计数 ；而要实现置l，同样也有两种 方法 ，即利用JK触发器的 端异步置1和直接利 在现实生活中，任意进制的归一应用都十分 用J、K端同步置1。 广泛。触发器是数字电路中的基本逻辑器件 ，本 文给出了用JK触发器设计实现十二归一计数器的 2 异步计数／异步置l法的设计 设计方法，该方法也可以扩展到设计实现任意进 制的计数器。 异步时序电路是指无统--CP，输入时钟脉冲 只作用于最低位触发器 ，各触发器间串行连接 ， 1 计数器的基本原理 即状态更新逐级进行的一种计数器 电路 。图1所 示就是一种异步计数器的电路图。 根据12归1计数器的设计要求 ，可利用4个JK 触发器来实现12归1计数器，其JK触发器的功能 3 同步计数／异步置1法的设计 表如表1所列 ，计数状态表如表2所列。 12归l计数器通常有两种功能，即计数和置 所谓同步时序计数器 ，是指有统一的CP、状 l，通过分析JK触发器的功能表和计数器状态表 ． 态更新与CP同步、而且共用的信号源。分析l2归 可以看到 ，要实现计数 ，也有两种方法 ，即同步 1的状态表 ，可以看出：当低位全部变为1时 ，高 位进位 。而将JK触发器 的 、 端置1，即为异 表1 JK触发器的功能表 输入 输 出 Q Q 1 0 + O 1 1 1 Q Q l 0 O l 触 发 Q Q 收稿 日期 ：2009—12—10 图1 “异步计数、异步置1” 的设计电路 图 18 电手元 器 件壶用 2010．5 WWW．ecdacn 第 12卷 第5期 2O10年5月 霪缛瘗 V01．12No．5