- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
毕业设计论文-数字锁相环4046的锁相和压控振荡原理传感器采集设计
摘要
测量汽车转速是车辆工程重要组成部分。本文是基于利用数字锁相环4046的锁相和压控振荡原理配合合理的传感器采集信号。
本文是利用点火信号的磁电感应转换而来的转速信号,然后经过限幅和电压比较将信号转换成方波即脉冲的形式,经过处理后的信号送给数字锁相环4046的输入信号端口,采用4046的第二相位比较器,当输出信号的相位与输入信号的相位差恒定时,输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。4046的输出信号经计数器计数,数据锁存后,送给译码电路,译码输出驱动共阴极发光二极管,直接显示测量结果Abstract
Measuring vehicle speed vehicles is an important component of the project. This paper is based on the use of digital PLL lock-in the 4046 and VCO with the principle of reasonable acquisition sensor signal.
This is the use of the ignition signal magnetic induction converted speed signals Then after limiting and voltage comparator of the square wave signal is converted into the form of pulses, After treatment, the signal given to the 4,046 DPLL input signal ports, The use of 4046 compared with the second phase, when the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. Frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the pin on 11, 12 and the external resistor size. 4046 output signal Counting, data latches, gave decoding circuit, Decoding the total output driving LED cathode direct measurement results show.
In this paper, the program will be used for different cylinder motor speed measurement, has some practical value and prospects.
第一章 引言
1.1锁相环基本原理
一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)三个基本电路组成,如图1,
Ud = Kd (θi–θo) UF = Ud F(s)
θi
θo
图1
1.1.1.鉴相器(PD)
构成鉴相器的电路形式很多,这里仅介绍实验中用到的两种鉴相器。
异或门鉴相器 异或门的逻辑真值表示于表1,图2是逻辑符号图。
输入 输出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 表1 图2
从表1可知,如果输入端A和B分别送 2π
入占空比为50%的信号波形,则当两者
存在相位差(θ时,输出端F的波形的
占空比与(θ有关,见图3。将F输出波
形通过积分器平滑,则积分器输出波形
的平均值,它同样与(θ有关,这样,我
们就可以利用异或门来进行相位
文档评论(0)