频率计电子线路设计.docVIP

【】：【】：了解频率计的工作原理，掌握振荡和分频电路，锁存清零控制器，锁存器，译码驱动器，数码管的使用和管脚【】： 4．显示方式: 4位十进制数显示; 5．时基电路由555（或556）振荡器产生1HZ脉冲信号 ② 设计要求 数字频率计的电路组成框图与时序要求如图1所示： 图1 数字频率计电路组成框图 1．提出两种测量频率的方案，论证各自的优、缺点。选择其中一种加以详细的设计与实验。 2．进行设计电路的EWB仿真与硬件电路搭建、调试。 3．也可用单片机或EDA进行电路设计与仿真。 4．撰写实验报告 1数字频率计的设计原理与方案 １基本设计原理 该数字频率计是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T 内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于 1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数 N 是在1 秒时间内的累计数，所以被测频率fx=NHz。 1.2整体电路设计方案 数字频率计主要由5个基本单元组成：放大整形电路、时基电路、计数锁存电路、逻辑控制电路和译码显示系统。当系统正常工作时，脉冲发生器提供的 1 Hz 的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。 ２单元电路的设计 2.1放大整形电路 放大整形电路由晶体管9014 和74LS00 等组成。其中9014 组成放大器将输频率为fx的周期信号如正弦波三角波等进行放大。与非门 74LS00 构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如图2.1所示： 图2.1　放大整形电路图 2.2时基电路 此电路由555 定时器组成一个多谐振荡器，要求产生一个标准信号（高电平持续时间为1s），振荡器的频率f=1/(t1 +t 2 )=0.8Hz，其中t 1 =1S，t 2 =0.25S 由公式 t 1 =0.7(R 1 +R 2 C)和 t 2 =0.7R 2 C 因此，我们可以计算出各个参数通过计算确定了 R 1 取 47K 欧姆，R 2 取 39K 欧姆，电容取 10μ F。再加入一个 100K 的可变电阻，来改变电路占空比。这样我们得到了比较稳定的脉冲。如图2.2所示。 图2.2时基电路 2.3计数锁存电路 计数器是按十进制计数的。需要注意的是，如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停变化，只有在计数器停止计数时，显示器上显示的数字才能稳定，所以，计数器后面必须接入锁存器。计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为 9999Hz ，应采用 4 位十进制计数器。可以选用现成的用 74LS90 芯片集成的 10 进制计数器。 图2.3　计数锁存电路 2.4逻辑控制电路 该电路实现的逻辑功能是：当时基信号下降沿到来时产生锁存信号，锁存信号的负跳变沿又产生清零信号。时序波形如下图所示。 的 图2.4 时序波形图 此逻辑功能可通过一片74LS123来实现。它包含两个可重复触发的单稳态触发器，分别产生锁存和清零信号。它们的脉冲宽度由电路的时间常数决定。设锁存信号和清零信号的脉冲宽度相同且t=0.02s，根据公式t=0.45RC,若取R=10K,则C=t/0.45R=4.4uF,取标称值4.7uF。　 由74LS123的逻辑功能知，当，触发脉冲从A1端输入时，在触发脉冲的负跳变作用下，输出端Q1可获得一正脉冲，作为锁存信号。将此锁存信号从A2端输入，输出端可获得一负脉冲，作为清零信号。 图2.5 逻辑控制电路 2.5译码显示电路 本设计采用的是由74LS48 芯片集成的译码器。