占空比优化的1.25GHz CMOS锁相环.pdfVIP

CN43—1258／TP 计算机工程与科学 2012年第 34卷第 2期 ISSN l007一l3OX COMPUTERENGINEERING SCIENCE Vo1．34。No．2．2012 文章编号 ：1007—130X(2012)02—0062—05 占空比优化的 1．25GHzCMOS锁相环 1．25GHZCMOSPLL W ith theDutyOptimizingTechnique 马 卓 ，郭 阳，谢伦国 MA Zhuo，GUO Yang，XIE Lun—guo (国防科学技术大学计算机学院，湖南 长沙 410073) (SchoolofComputerScience，NationalUniversityofDefenseTechnology，Changsha410073，China) 摘 要 ：半速率高速 串行接 口同时使用时钟的正 ／负边沿作为发送数据的定时基准，数据码元的定