胡俊设计任务书.docVIP

下载本文档

4
0
约4.85千字
约 6页
2018-05-17 发布于河南
举报
版权申诉

胡俊设计任务书.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

胡俊设计任务书

电子信息工程专业在系统编程技术课程设计任务书学生姓名学号：班级：题目：数字时钟设计主要内容及目标： 1、要求用七段数码管显示秒、分、时，具体格式如下 2、所设计的时钟要有清零和调时的功能设计模块图组成（主模块及所有子模块）： 1、秒模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY second IS PORT(ENA,RES,CLK:IN STD_LOGIC; OUT0,OUT1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CA:OUT STD_LOGIC ); END second; ARCHITECTURE SEC OF second IS SIGNAL CLK1:STD_LOGIC; BEGIN PROCESS(ENA,CLK,RES) VARIABLE M0,M1:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RES=1 THEN M0:=0000;M1:=0000;CA=0;CLK1=0; ELSIF CLKEVENT AND CLK=1 THEN CA=0;CLK1=0; IF ENA=1 THEN IF M0=1001AND M1=0101 THEN CA=1;CLK1=1; END IF; IF M01001THEN M0:=M0+1; ELSE M0:=0000; M1:=M1+1; IF M10101THEN M0:=0000; M1:=0000; END IF; END IF; END IF; END IF; OUT0=M0; OUT1=M1; END PROCESS; END SEC; 2、分模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY minute IS PORT(ENA,RES,CLK,SADD,SC:IN STD_LOGIC; OUT0,OUT1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CB:OUT STD_LOGIC ); END minute; ARCHITECTURE SEC OF minute IS BEGIN minute:PROCESS(ENA,CLK,RES) VARIABLE M0,M1:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RES=1 THEN M0:=0000;M1:=0000;CB=0; ELSIF CLKEVENT AND CLK=1 THEN CB=0; IF ENA=1 THEN IF M0=1001AND M1=0101 THEN CB=1; END IF; IF M01001THEN M0:=M0+1; ELSE M0:=0000; M1:=M1+1; IF M10101THEN M0:=0000; M1:=0000; END IF; END IF; END IF; END IF; OUT0=M0; OUT1=M1; END PROCESS minute; END SEC; 3、小时模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY hour IS PORT(ENA,RES,CLK:IN STD_LOGIC; OUT0,OUT1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CC:OUT STD_LOGIC ); END hour; ARCHITECTURE SEC OF hour IS BEGIN hour:PROCESS(ENA,CLK,RES) VARIABLE H0,H1:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RES=1 THEN H0:=0000;H1:=0000;CC=0; ELSIF CLKEVENT AND CLK=1 THEN CC=0; IF ENA=1 THEN IF H0=0011AND H1=0010 THEN CC=1;H0:=0000;H1:=0000; END IF; IF H01001THEN H0:=H0+1; ELSE H0:=0000; H1:=H1+1; IF H10010THEN H0:=0000; H1:=0000; END IF; END IF; END IF; END IF; OUT0=H0; OUT1=H1; END PRO