2012_2013电子科技大学数字系统EDA技术试韄1.docVIP

电子科技大学2012-2013学年第 2 学期期 末 考试 卷 课程名称： 数字系统EDA 技术 考试形式： 一页纸开卷 考试日期： 2013年 5 月 29 日 考试时长： 120 分钟 课程成绩构成：平时 10 %， 期中 %， 实验 30 %， 期末 60 % 本试卷试题由 五 部分构成，共 8 页。 题号 一 二 三 四 五 合计 得分 一、单项选择题（共20分，共10题，每题2分） 1．现场可编程门阵列的英文简称是（ ）。 A. FPGA B. PLA C. PAL D. PLD 2．下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：（ ）。 A. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 B. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试； C. 原理图/HDL文本输入→功能仿真→综合→编程下载→适配→硬件测试； D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试 （ ）。 A. 敏感的 B. 只能用小写 C. 只能用大写 D. 不敏感 4．下列关于信号的说法不正确的是（ ）。（ ）。（ ）。A. if clk’event and clk = ‘1’ then B