基于system verilog数据处理芯片加密模块功能验证-functional verification of encryption module based on system verilog data processing chip.docxVIP

下载本文档

17
0
约8.23万字
约 81页
2018-05-18 发布于上海
举报
版权申诉

基于system verilog数据处理芯片加密模块功能验证-functional verification of encryption module based on system verilog data processing chip.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于system verilog数据处理芯片加密模块功能验证-functional verification of encryption module based on system verilog data processing chip

摘要在信息技术大爆炸的今天，效率成为一个企业成败的关键。随着芯片功能复杂度的增加，芯片的规模也越来越大，基于IP(Intellectual Property)的SOC(System On Chip)设计方法应运而生。采用IP技术可以提高设计效率，缩短芯片的开发周期，而基于IP的SOC芯片的功能验证也是芯片开发过程中至关重要的环节，占用芯片开发周期的70%左右。事实证明，芯片第一次流片不成功的主要原因就是存在功能缺陷。虽然传统的验证方法尽力保持技术更新以适应设计尺寸以及复杂度的增加，但验证仍然是当今集成电路设计中面临的最大挑战。硬件描述语言用于寄存器传输级的设计，而验证语言需要更加抽象的性能，这样就造成了硬件描述语言与硬件验证语言的分向发展，从而使整个设计和验证的过程变得复杂。因此，探讨一种高效的功能验证方法，缩短验证的时间以及确保验证的完备性，成为验证面临的主要问题。本文验证的对象是数据处理芯片中的加密模块，该芯片采用基于IP的SOC设计方法。其中的加密算法模块部分采用之前项目中的IP，外加一些控制电路和接口，可以实现多种加密算法。在本文中，首先对加密模块进行介绍，然后根据加密模块的特点，采用自底向上的验证方法，先对加密引擎单元逐一进行验证，然后对整个加密模块进行验证。验证过程采用基于SystemVerilog的VMM(VerificationMethodologyManual)验证方法学，为加密引擎设计了一个高效的、自动化的、可重用的验证平台，此验证平台是一种基于事务的层次化结构，并详细讲述了验证平台中重要组件的实现方法。加密引擎验证平台中的一些验证组件可以在加密模块的验证平台中重用。使用VMM标准库提供的函数，结合perl脚本语言以及makefile简化了仿真的过程，这也大大提高了验证的效率。加密模块激励的开发采用覆盖率驱动的约束随机激励，约束随机自动产生测试用例，使验证变得自动化，并能发现验证人员考虑不到的错误。通过覆盖率的分析对设计的功能对象进行全面检查，之后给出加密模块的仿真过程及其结果。仿真完成后在FPGA(FieldProgrammable Gata Array)板子上进行了快速原型验证。研究结果表明，软件仿真验证和FPGA调试验证均通过，达到了功能规格的要求，可以转入流片流程。实践证明了验证平台的可行性，高效性及自动化的特点。目前芯片已在流片流程之中。关键词：加密模块，功能验证，VMM，system verilogABSTRACTInnowadays,informationhasbeenincreasingexplosively.Therefore,itisefficiencythatit dominatesacompany’ssuccessorfailure.Withtheincreaseofthecomplexityofthechip’s function,thescaleofthechipisbecominglargerandlarger.Thedesignmethodofthe SOC(SystemOnChip)basedonIP(IntellectualProperty)emergesasthetime’srequirement.The developmentcycleofthechipcanbereducedbyreusingIPtechnology.However,thefunctional verificationoftheSOCbasedonIPisalsoofvitalimportance,whichtakesmorethan70%inthe wholechip’simplementationcycle.ItisprovedthatthemainreasonthattheSOCprojectfailed afterthefirst flowofstreamlineis thepresenceofdysfunction. Although engineers keep updating thetechnologyofthetraditionalverificationmethodstoadapttotheincrementofthesizeand complexityofIC(Integrated Circuit)design,verificationis still facingthegreatest challenge. HDL(HardwareDescriptionLanguage)isusedtodesignsofRTL(RegisterTransferLevel),but hardwareverificationlanguageneedsmoreabstractcharacteris