数电实验6.docxVIP

实验六 利用FPGA实现加法口诀电路与求和显示电路班级：099XXXXX学号：2011XXXXX 姓名：XXX 实验目的 1.利用Quarters II软件和Cyclone III开发板来实现加法口诀以及求和的显示电路二、实验设备（1）Quarters II软件（2）Cyclone系列FPGA器件三、实验原理加法器概念： 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加 器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器 是一种数位电路，其可进行数字的加运算。随着微电子技术突飞猛进的发展,电路设计技术也由计算机辅助设计逐渐进入自动设计时代。随着加法器在集成电路中被大量的用到,研究加法器成了人们改进现有技术,发展集成电路产业的另一个重要部分。对于本实验，实现加法运算功能的是加法计数器。下面是四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表。图1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中是直接清零端，是预置数控制端，A3A2A1A0是预置数据输入端，EP和ET是计数控制端，是计数输出端，RCO是进位输出端。74161型计数器的功能表如表2所示。(a) 外引线排列图 (b) 逻辑