防电磁波干扰设计.docVIP

防电磁波干扰设计 EMI (Electro Magnetic Interference) 即电磁干扰。传播方式有辐射和传导. 重要的规章： 美国的FCC（ Federal Communication Commision） 西德的VDE (Verband Deutscher Electrotechniker) IEC(国际电子技术委员会)的CISPR（Comite International Spe Ciai Des Perturbationss Dadioelectriques） 管制程度 商业用的产品要符合Class A. 一般家庭用要符合Class B 防止电磁干扰的对策 零件选择 适当电子零件可减少2~3dB 电路Layout 电路板Pattern设计改变 噪声FILTER 电源的噪声可采取1 OW PASS FILTER 接地 高频回路采取多点接地之原则 CABLE 采用屏蔽之CABLE Connector 采用屏蔽之Connector 外壳 金属壳， 塑料壳表面导电材料处理：无电解电镀， ZINC SPRAY， 铝蒸镀， 导电漆喷涂， 以及用金属箔贴附或直接以导电性塑料料成型. 导电性须考虑因素 温度，湿度，老化及Impact试验， 黏着试验须合乎UL746C的规定， 结果在程度4以上（剥??在5%以内） 表面电阻的定义 比电阻Rr=△V/I * S/ l 电阻Rs=Rr/t (Ω) 7屏蔽效应 电场之屏蔽效应 SdB=20 log E1/E2 磁场之屏蔽效应 SdB=20 log H1/H2 其中E1, H1是入射波长强度， E2，H2是穿透波长强度 屏蔽效应(Shielding Effectiveness) SE=R+A+B R: 反射衰减： R=168+10log(c/p * 1/f) A: 吸收衰减: A=1.38 * t√f*c*p B: 多次反射衰减 : 通常可忽略 其中 , c是相对导电系数， f是频率, p是相对导磁系数， t是遮蔽之厚度. 材料相对导电系数(C)相对导磁系数（P）C * PC/P银1.0511.051.05铜1.0011.001.00防电磁干扰设计 屏蔽层如有孔洞等之开口会使屏蔽电流收到影响， 为了使电流顺畅， 可把长孔改成多个小圆孔. 含排列孔的屏蔽有以下几个因素影响 孔的最大直径d , 孔数n, 孔间距c, 屏蔽厚度t, 噪声源和孔之距离r, 电磁波频率f, 其中d, n, f 越小越好， c, t, r 越大越好. 外壳间接缝对屏蔽效应的关系 必须保持导电性接触， 故不可喷不导电漆。 接缝重叠宽度要比缝大5倍。 导电接触点间距要小于λ/20～1.5cm 电磁场产生的辐射是由电场和磁场所组成， 但磁场对健康的影响相当大 电场辐射可以阻隔， 但磁场辐射会穿透大部份物质，包括水泥和钢筋. 一般的家电产品的磁场强度平均在5 milli Gauss以下( 1mG=100nT) 防电磁波材质 不同的材质及材料厚度对于频率的吸收有不同的效果。 同一厚度的铁的吸收损失比铜的吸收损失大. 9 如何抑制电磁波干扰 首先要明确了解需要什么规格， 各个规格所限制的频带及其级别不同， 其对策也不尽相同. 抑制EMI的发生，首先必须抑制其发生源， 然后再极力防止其感应到成为其传播，辐射天线的I/O, 电源电缆上， 并避免信号电缆和数据通过框体的缝隙附近， 这样就可以减少电路的直接辐射和从电缆， 框体缝隙的二次辐射。 来自数字设备的辐射有差动方式和共态方式 差动方式辐射---是由于电路导体形成的回路中流动的高频电流产生的， 这个回路起了辐射磁场的小天线作用。 该信号电流回路在电路动作中是必要的， 但为抑制辐射，必须在设计过程中限制其大小。 印刷电路板为了抑制辐射， 必须最大限度降低由信号电流形成的回路的面积。 在电路图上将传输高频（500kHz）周期性信号的全部轨迹找出来， 使其路径尽量短地配置组件， 并在驱动这高速周期性轨迹的组件附近个别地配置分流电容器. 共态方式辐射---是当系统的某个部分的共态方式电位比真正的地线电位高时发生的， 当外部电缆与系统连接而被共态方式所驱动时， 即形成辐射电场的天线。共态方式辐射是从电路结构或电缆发生的辐射频率由共态方式电位决定， 与电缆的差动方式信号不同。 削减共态方式辐射， 和差动方式时相同， 最好是抑制信号的上升时间和频率。 为了降低辐射设计人员能控制的仅仅是共态方式电流而已。 使得驱动天线的源电压（通常接地电压）最小 在电缆中串联插入共态方式扼流圈 将电流短路到接地(系统接地)上 屏蔽电缆 抑制共态方式辐射的第一步时最大限度地降低驱动天线的共态方式电压。许多降