集成电路 高.docVIP

集成电路测试与可靠性设计 结课论文 超大规模集成电路测试技术 姓名：高亚静 班级：B08212 学号：20084021220 摘要 随着系统集成度与加工技术的飞速发展，VLSI 领域中的一个重要研究方向。本文较全面的介绍了各种VLSI 测试方法，VLSI 测试技术的发展趋势。 关键词： ；；； 随着系统集成度与加工技术的飞速发展，( VLSI) 测试已成为一个越来越困难的问题。先进的技术使得人们能以合理的成本快速设计和制造非常复杂的电路，随着产品成本的降低，总成本中测试所占的比重不断增加。为了控制成本，，VLSI ATE(自动测试设备)的发展很难跟得上芯片的发展步伐(系统时钟、信号精度、存储数据量等)；，ATE的价格将令人望而却步。因此，，，， 二、 测试的基本原理 测试的基本原理是：，， ，， 根据测试的具体目的，VLSI测试可以分为4种类型：(1) (验证测试)：，，AC/DC 测试。(2) 生产测试：，(3) 老化测试：，，，，(4) 成品检测：在将采购的器件集成到系统之前， 三、 测试方法 3、1 测试图形生成方法 在生产阶段，，，，，，， 传统的自动测试图形生成算法大都是针对门级的。从1959 年Eldred开始了结构逻辑电路测试时代起，，，，：；(布尔差分法)；；；，1966Roth 提出的D算法成为第一个完全的测试生成算法，PODEM算法和FAN算法使自动推导组合电路测试的理论更加完善，(BDD)的ATPG算法，对于没有非常严重的重汇聚扇出(例如乘法器) 的电路，，，：，ATPG方法生成测试码的时间帧展开方法；，， 随着VLSI的出现，，，(RTL)描述的测试技术受到广泛关注。针对RTL描述产生的测试向量不仅可以作为电路的功能测试，：；；；；， 3、2 存储器测试 功能存储器测试分别包括芯片级、阵列级和板级的测试。为了使测试经济， ，，，(SAF)、转换故障(TF)、耦合故障(CF)和相邻矢量敏化故障(NPSF)四大类。 存储器的特殊结构决定了它有不同于一般数字电路的特殊算法。对于单独的存储器，：MSCAN法；；GALPAT法；/列法；MarchMarch算法是当今最流行的存储器测试算法之一。这种算法的故障覆盖率相当好可以包括单元固定，PSF和耦合故障。 对于嵌入式存储器，ASIC功能测试是最简单和低成本的方法，，，，，I/O多路器直接访问的测试方法是使用得最广泛的方法，，，(BIST)已被认为是是嵌入式存储器测试的一种极为重要的方法，EDA工具进行支持，，，SOC中，，，，3、3 IDDQ 测试 IDDQ表示静止状态时电源电流，，IDDQ测试。IDDQ测试是源于物理缺陷的测试，CMOS器件的静态电流一般极小。但生产中造成的缺掐如桥或短路点会造成漏电流，IDDQ测试方法就是利用上述特点来工作的，， ，，，， IDDQ测试的基本过程是：；；IDDQ 是否超过阈值。 IDDQ测量方法分为片外测量和片内测量。片外测量是常用的测量方法，，LRC效应和探头尺寸的限制等也影响测量效果，，，，， IDDQ测试可用于检测固定故障，，， ，，IDDQIDDQ测试的优点是它与故障在电路中的位置无关，；，，，IDDQ测试的关键问题正是如何从量值上区分正常电路的电流和有缺陷电路的电流。随着截止电流的增加，， 3、4 模拟和混合信号测试 为了减小封装和装配成本，，，，，，IEEEIEEE 1149.4，IEEE 1149.1 标准兼容，，，DSP的模拟测试仪施加基于DSP功能测试矢量进行的，，，， 四、VLSI 测试的未来 在过去的10年中，，，VLSI技术正飞速发展，， (ATE)是相当昂贵的，ATE的更新速度总是不及被测系统频率提高的速度成为半导体产业一直面临的典型问题。芯片时钟频率的提升还会带来工作在GHz频率范围的芯片必须进行的电磁干扰(EMI) 测试。VLSI芯片上晶体管密度的增长使得测试更加复杂，，，5～6年增加一倍。芯片功率密度的增加也会对测试造成重要影响。验证测试必须检查由于过量电流引起的电源总线超载，，，，，IDDQ测试的有效性。 另外，，(包括射频电路)，，，，， MEMS，，，，， [1] 曾芷德。[M]。： ，1992。 [2] 。[M]。： ， 2000。 [3] 。[D]。， 2003， 12。 [4] 。[J]。， 2004，