ch4.运算方法与运算器.pptVIP

4.1 计算机中的非四则运算及其实现 4.1.1 逻辑运算及算逻部件ALU 将多种逻辑功能和加法运算功能设计成一套硬件，通过这套硬件有选择的实现不同的操作，既可实现逻辑运算的功能又能实现算术运算的功能，这类器件称为算逻运算单元ALU（Arithmetic Logical Unit） 一位ALU逻辑结构图 功能表 4.1.2 移位操作及移位寄存器 移位操作可分为三种类型：逻辑移位、算术移位、循环移位。循环移位还可分为不带进位的循环和带进位的循环，根据移位的方向又可分为左移和右移两大类。 移位操作可用移位寄存器来实现 移位寄存器简化框图 4.1.3 计数操作及同步计数器 计数器在计算机系统中的应用： 1）分频器，产生计算机系统所需的各种时序信号 2）通用计数器/计时器，完成计数操作和计时操作 3）程序计数器PC，来记录当前指令的地址 4）堆栈指针SP，来指示当前堆栈的栈顶位置 5）变址寻址的寄存器，用来实现变址寻址 6）用来实现某些指令的功能，如加1、减1指令 1.计数器的分类 按时钟的作用方式：异步计数器和同步计数器 按进位规则：二进制计数器、十进制计数器、其他进制计数器 按计数器的增减：加计数器、减计数器、加减计数器 加计数器 减计数器 加、减计数器 4.1.4 取补、取反操作及取补器 取反操作：对“1”求补。实现途径： 1）用非门实现 2）用异或门实现 3）对于记忆器件触发器，可用反端Q输出实现 取补操作：对“2”求补。求原来数据的相反数 实现途径：按位取反，末位加1 取补逻辑 具有取反、取补功能的并行输入输出寄存器 4.2 定点数的加减运算及加法器 4.2.1 补码的加减运算及溢出判断 补码加减法的依据是 [X+Y]补=[X]补+[Y]补 [－X]补=－[X]补 [X－Y]补=[X]补+[－Y]补=[X]补－[Y]补 补码加减法的统一 [X－Y]补=[X]补－[Y]补=[X]补+[－Y]补 补码加减运算规则 1.参加运算的操作数用补码表示 2.补码的符号位与数值位同时进行加运算 3.若为加，则两数补码直接相加；若作减，将减数补码连同符号位一起按位取反，末位加1，然后再与被减数补码相加 4.运算结果即为和/差的补码 3.补码溢出的判断 运算结果均出现错误，原因是运算中只用四位二进制来表示数据 计算机判断溢出的方法 1）根据操作前后操作数的符号判断 当两个同号数相加或两个异号数相减时，若运算结果与被加数（被减数）的符号补同时，说明发生了溢出。而同号数相减，异号数相加，绝对不会发生溢出。溢出的逻辑表达式为： Xs、Ys、Zs分别表示被加数、加数、和的符号 2）根据操作数的符号和操作后符号位SF和进标志位CF判断溢出 SF为符号位，结果为正，SF=0，结果为负，SF=1 CF为进位标志，结果产生进位，CF=1，未产生进位，CF=0 3）变形补码判别法 增加一位符号位表示原来的补码（变形补码），双符号位 例如：[5]补=00101，[-3]补=11101，[-6]补=11010 两符号位一致无溢出 两符号位不一致溢出 4.补码加减法运算器基本组成 4.2.2 并行加法器及先行进位链 全加和Fn和进位输出Cn的表示式分别为： Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 采用行波进位的4位并行加法器：（串行进位） 将4个全加器相连可得4位加法器，但其加法时间长。这是因为其位间进位是串行传送的。本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐位传送的路径，才能提高加法器工作速度。解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。我们称这种加法器为超前进位加法器。 为了尽量加快进位的产生和传递，为此对进位产生逻辑进行研究。全加器的进位逻辑表达式为： Gi：进位产生函数, Pi：进位传递函数 Gi=XiYi , Pi=(Xi+Yi) 4位全加器的进位逻辑： C1=G1+P1C0 （低位） C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0 C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0 从上式可知，四位进位输出信号仅由本位进位产生函数、进位传递函数、最低进位Ci决定，当X，Y